基于fpga实现8lane、16lane mipi信号的方法和装置的制造方法
【技术领域】
[0001]本发明涉及MIPI液晶模组的显示和测试领域，具体地指一种基于FPGA实现8LANEU6LANE MIPI信号的方法和装置。
【背景技术】
[0002]随着人们对在移动便携设备上对视频图像的显示效果的要求越来越高，许多制造商开始研发并生产出具有超高分辨率和较好显示效果的MIPI模组，为此，这类模组需要输入比普通模组更多的视频数据量才能显示。
[0003]由于MIPI协议对信号传输和LANE数的限制，以及应用上的复杂，使得模组制造商采用一种封装的方式来生产此类模组，即将两个或者四个普通模组封装到一起来显示完整高清画面，而其中每个子模组仅显示画面的一部分，且为MIPI协议所规定的4LANE MIPI模组。由此形成了 8LANE或者16LANE MIPI模组
[0004]为此，输入的视频信号无法直接输入到此类模组，而需要进行分屏处理，即视频信号在某种分屏机制下(如左右半屏分屏、奇偶像素分屏等)产生各个子模组所需分屏视频信号并传输到相应的子模块显示。同时，随着模组功能的增多和对功耗控制要求的提高，8LANE或者16LANE MIPI模组同样需要实现VIDEO和COMMAND显示方式。
[0005]目前在模组的生产、检测环节中，尚未有专门产生该类模组MIPI信号的图像测试源，一般采用传统信号源分别提供分屏信号，并外接多个MIPI转板再到模组，不仅操作复杂、成本昂贵、而且可靠性低、点屏出错概率大。
【发明内容】
[0006]针对现有技术的不足，本发明的目的是在一片FPGA芯片内实现8LANE或者16LANEMIPI模组的VIDEO和COMMAND显示方式，并将视频信号通过多路LINK输入并转换成所需MIPI信号的基于FPGA实现8LANE、16LANE MIPI信号的方法和装置。
[0007]为实现上述目的，本发明所设计的一种基于FPGA实现8LANE、16LANE MIPI信号的方法，其特殊之处在于，包括如下步骤:
[0008]I)从上层接收配置控制参数，所述配置控制参数包括分屏配置参数、VIDEO或者COMMAND显示方式，所述分屏配置参数为8LANE分屏方式或者16LANE分屏方式；
[0009]2)分别从图像信号源的每个LINK接收传输视频信号，并分别将每个LINK的视频传输信号进行解调和解码，转换为每个LINK的视频解码信号；
[0010]3)根据所述配置控制参数中的分屏配置参数，产生RGB分屏同步信号；
[0011]4)根据所述配置控制参数中的分屏配置参数，将每个LINK的视频解码信号转换为RGB分屏视频信号，当所述分屏配置参数为8LANE分屏方式时，所述RGB分屏视频信号为两路二分屏视频信号，当所述分屏配置参数为16LANE分屏方式时，所述RGB分屏视频信号为四路四分屏视频信号；
[0012]5)当所述配置控制参数中为VIDEO显示方式，则进行步骤6)?8)，当所述配置控制参数中为COMMAND显示方式，则进行步骤9)?10)；
[0013]6)根据所述RGB分屏同步信号完成VIDEO传输配置；
[0014]7)根据所述VIDEO传输配置，将所述RGB分屏视频信号中的视频数据转换为VIDEO数据然后缓存；
[0015]8)将所述缓存的VIDEO数据组成MIPI数据长包，转步骤11)；
[0016]9)将所述RGB分屏视频信号转换为COMMAND数据后缓存；
[0017]10)将所述缓存的COMMAND数据转换为MIPI数据长包；
[0018]11)将所述MIPI数据长包发送至MIPI模组显示。
[0019]优选地，所述步骤6)的具体步骤包括:
[0020]6.1)取出所述RGB分屏同步信号中的帧同步信号和行同步信号，并根据MIPI DSI协议产生帧/行开始和结束标识同步短包；
[0021]6.2)根据所述同步信号中的消隐模式信号产生Burst模式同步信息或者Non-Burst模式同步信息，并处理成LP标识或者空包。
[0022]6.3)将所述帧/行开始和结束标识同步短包分配到每个数据LANE上；
[0023]6.4)根据所述同步信号中的消隐模式信号，将LP标识或者空包分配到每个数据LANE 上。
[0024]优选地，所述步骤9)的具体步骤包括:
[0025]9.1)将所述RGB分屏视频信号中一帧图像的第一行图像数据转换为COMMAND数据后缓存，并根据MIPI DCS协议在缓存的第一行COMMAND数据内填入DCS命令2C ；
[0026]9.2)依次将所述RGB分屏视频信号中的下一行图像数据转换为COMMAND数据后缓存，并根据MIPI DCS协议在缓存的每一行COMMAND数据内填入DCS命令3C。
[0027]优选地，所述配置控制参数还包括MIPI模组开屏指令、RGB颜色位宽、RGB分量顺序、模组数据LANE数、COMMAND传输方式、信号传输时序、传输速率和输出电气参数。
[0028]优选地，所述DCS命令2C和DCS命令3C位于COMMAND数据的第一个数据位置上。
[0029]优选地，所述组成MIPI数据长包的过程中，根据所述RGB分量顺序配置参数调整每个视频数据的R、G、B分量的前后位置。
[0030]优选地，所述组成MIPI数据长包的过程中，根据所述RGB颜色位宽配置参数对色阶为12bit、16bit的视频数据的RGB分量拆分成两个高低字节依次填入。根据不同的MIPI模组类型，对色阶为12bit、16bit的视频数据转换为Sbit的视频数据。
[0031 ] 优选地，所述COMMAND传输方式包括HSDT和LPDT传输方式，在所述HSDT传输方式下分别将每一行MIPI数据长包转换为HSDT数据格式，在所述LPDT传输方式下分别将每一行MIPI数据长包转换为LPDT数据格式。
[0032]一种实现上述基于FPGA实现8LANE、16LANE MIPI信号的方法的装置，其特殊之处在于，包括MIPI控制模块、视频转换模块、RGB分屏同步信号模块、RGB分屏数据模块、VIDEO数据模块、COMMAND数据模块、MIPI组包分配模块、HSDT传输模块、LPDT传输模块和MIPI信号输出模块；
[0033]所述MIPI控制模块分别与视频转换模块、RGB分屏同步信号模块、VIDEO数据模块、MIPI组包分配模块、HSDT传输模块和MIPI信号输出模块连接，所述视频转换模块分别与RGB分屏同步信号模块和RGB分屏数据模块连接，所述RGB分屏同步信号模块分别与RGB分屏数据模块和VIDEO数据模块连接，所述RGB分屏数据模块分别与VIDEO数据模块和COMMAND数据模块连接，所述VIDEO数据模块和COMMAND数据模块连接，所述VIDEO数据模块、COMMAND数据模块分别与MIPI组包分配模块连接，所述MIPI组包分配模块分别与HSDT传输模块和LPDT传输模块连接，所述HSDT传输模块、LPDT传输模块分别与MIPI信号输出模块连接，所述MIPI信号输出模块与MIPI模组连接；
[0034]所述MIPI控制模块用于根据上层配置控制信号产生配置参数并传送至视频转换模块、RGB分屏同步信号模块、VIDEO数据模块、MIPI组包分配模块、HSDT传输模块和MIPI信号输出模块；
[0035]所述视频转换模块用于从图像信号源的每个LINK接收传输视频信号转换为每个LINK的视频解码信号；
[0036]所述RGB分屏同步信号模块用于根据所述每个LINK接收传输视频信号和配置控制参数中的分屏配置参数产生RGB分屏同步信号；
[0037]所述RGB分屏数据模块用于根据所述每个LINK接收传输视频信号和配置控制参数中的分屏配置参数产生RGB分屏视频信号；
[0038]所述VIDEO数据模块将所述RGB分屏视频信号转换为VIDEO数据；
[0039]所述CO