数据块包括高效率视频编码01EVC)视频数据， 其中，确定所述比特数限制包括在视频解码器处确定所述比特数限制，并且其中，至少 部分地以硬件来实现所述视频解码器，以及 其中，确定所述比特数限制包括在视频编码器处确定所述比特数限制，并且其中，至少 部分地以硬件来实现所述视频编码器。
13. -种用于在计算机上进行视频编码的系统，包括： 显示设备，其被配置为呈现视频数据； 一个或多个处理器，其通信地耦合到所述显示设备； 一个或多个存储器，其通信地耦合到所述一个或多个处理器； 视频代码器，其通信地耦合到所述一个或多个处理器并且被配置为： 至少部分地基于活动的视频编码模式从多个比特数限制比例因子中确定比特数限制 比例因子； 至少部分地基于所述比特数限制比例因子来确定与视频数据块相关联的比特数限制； 以及 至少部分地基于所述比特数限制对所述视频数据进行编码， 其中，至少部分地基于编码的视频数据来经由所述显示设备呈现图像数据。
14. 根据权利要求13所述的系统，其中，所述视频代码器被配置为通过将所述比特数 限制比例因子与所述视频数据块的原始视频数据大小相乘来确定与所述视频数据块相关 联的所述比特数限制。
15. 根据权利要求13所述的系统，其中，比例因子包括等于或大于1并且小于或等于2 的一个数、3/2、4/3或5/3中的至少一个。
16. 根据权利要求13所述的系统，其中，所述视频数据块包括高效率视频编码（HEVC) 视频数据，其中，第一编码模式包括在变换跳过被启用的情况下ffiVC主配置文件中的所有 编码模式，且相对应的第一比特数限制比例因子包括4/3,并且其中，第二编码模式包括在 变换跳过被禁用的情况下JEVC主配置文件中的所有编码模式，且相对应的第二比特数限 制比例因子包括3/2。
17. 根据权利要求13所述的系统，其中，所述视频数据块包括高效率视频编码（HEVC) 视频数据，其中，第一编码模式包括在变换跳过被启用的情况下ffiVC主配置文件中的所有 编码模式，且相对应的第一比特数限制比例因子包括4/3,其中，第二编码模式包括在变换 跳过被禁用的情况下JEVC主配置文件中的所有编码模式，且相对应的第二比特数限制比 例因子包括3/2,其中，第三编码模式包括在变换跳过被启用的情况下HEVC主静止图像配 置文件中的所有编码模式，且相对应的第三比特数限制比例因子包括4/3,其中，第四编码 模式包括在变换跳过被禁用的情况下JEVC主静止图像配置文件中的所有编码模式，且相 对应的第四比特数限制比例因子包括3/2,其中，第五编码模式包括在变换跳过被启用的 情况下HEVC主10配置文件中的所有编码模式，且相对应的第五比特数限制比例因子包括 5/3,并且其中，第六编码模式包括在变换跳过被禁用的情况下HEVC主10配置文件中的所 有编码模式，且相对应的第六比特数限制比例因子包括5/3。
18. 根据权利要求13所述的系统，其中，多个编码模式包括较低比特产生编码模式和 比该较低比特产生编码模式产生更多比特的较高比特产生编码模式，并且其中，与所述较 低比特产生编码模式相关联的比特数限制比例因子小于与所述较高比特产生编码模式相 关联的比特数限制比例因子。
19. 根据权利要求13所述的系统，其中，所述视频代码器被进一步配置为： 接收所述比特流； 访问所述比特流以确定所述多个比特数限制比例因子和相对应的多个编码模式；以及 基于所确定的比特数限制来确定缓冲器大小。
20. 根据权利要求13所述的系统，其中，所述视频代码器被进一步配置为： 至少部分地基于编码的视频数据来对比特流进行编码； 将所述多个比特数限制比例因子和相对应的多个编码模式编码到所述比特流中，其 中，所述多个比特数限制比例因子和所述相对应的多个编码模式包括所述比特流的补充增 强信息（SEI)包的一部分； 接收所述比特流； 访问所述比特流以确定所述多个比特数限制比例因子和所述相对应的多个编码模 式； 基于所确定的比特数限制来确定缓冲器大小；以及 至少部分地基于编码的视频数据来生成输出图像， 其中，所述视频代码器被配置为通过访问包括所述多个比特数限制比例因子和所述相 对应的多个编码模式的表来确定所述比特数限制比例因子， 其中，所述视频代码器被配置为通过确定经由所述表所述活动的编码模式不可用来确 定所述比特数限制比例因子，并且其中，所述比特数限制比例因子被设置为缺省的比特数 限制比例因子， 其中，所述视频代码器被配置为通过将所述比特数限制比例因子与所述视频数据块的 原始视频数据大小相乘来确定与所述视频数据块相关联的所述比特数限制， 其中，比例因子包括等于或大于1并且小于或等于2的一个数、3/2、4/3或5/3中的至 少一个， 其中，所述多个编码模式包括较低比特产生编码模式和比该较低比特产生编码模式产 生更多比特的较高比特产生编码模式，并且其中，与所述较低比特产生编码模式相关联的 比特数限制比例因子小于与所述较高比特产生编码模式相关联的比特数限制比例因子， 其中，所述视频数据块包括最大编码单元（LCU)， 其中，所述视频数据块包括高效率视频编码01EVC)视频数据，其中，第一编码模式包 括HEVC主配置文件中变换跳过被启用的所有编码模式，且相对应的第一比特数限制比例 因子包括4/3,其中，第二编码模式包括HEVC主配置文件中变换跳过被禁用的所有编码模 式，且相对应的第二比特数限制比例因子包括3/2,其中，第三编码模式包括HEVC主静止图 像配置文件中变换跳过被启用的所有编码模式，且相对应的第三比特数限制比例因子包括 4/3,其中，第四编码模式包括HEVC主静止图像配置文件中变换跳过被禁用的所有编码模 式，且相对应的第四比特数限制比例因子包括3/2，其中，第五编码模式包括HEVC主10配置 文件中变换跳过被启用的所有编码模式，且相对应的第五比特数限制比例因子包括5/3,并 且其中，第六编码模式包括JEVC主10配置文件中变换跳过被禁用的所有编码模式，且相对 应的第六比特数限制比例因子包括5/3， 其中，所述视频代码器包括视频解码器，并且其中，至少部分地以硬件实现所述视频解 码器，以及 其中，所述视频代码器包括视频编码器，并且其中，至少部分地以硬件实现所述视频编 码器。
21. -种用于在计算机上进行视频编码的系统，包括： 显示设备，被配置为呈现视频数据； 一个或多个处理器，其通信地耦合到所述显示设备； 一个或多个存储器，其通信地耦合到所述一个或多个处理器； 视频代码器，其通信地耦合到所述一个或多个处理器并且被配置为： 通过将最大编码单元原始数据数目与比特数限制比例因子5/3相乘来确定与视频数 据的最大编码单元相关联的比特数限制；以及 至少部分地基于所述比特数限制对所述视频数据进行编码， 其中，至少部分地基于编码的视频数据来经由所述显示设备呈现图像数据。
22. 根据权利要求21所述的系统，其中，视频数据块包括高效率视频编码（HEVC)视频 数据，其中，所述视频代码器包括视频解码器，并且其中，至少部分地以硬件来实现所述视 频解码器。
23. 根据权利要求21所述的系统，其中，所述视频代码器被进一步配置为： 至少部分地基于编码的视频数据来对比特流进行编码； 接收所述比特流； 基于所确定的比特数限制来确定缓冲器大小；以及 至少部分地基于对所述视频数据的编码来生成输出图像， 其中，所述视频数据块包括高效率视频编码01EVC)视频数据， 其中，所述视频代码器包括视频解码器，并且其中，至少部分地以硬件来实现所述视频 解码器； 其中，所述视频代码器包括视频编码器，并且其中，至少部分地以硬件来实现所述视频 编码器。
24. 至少一个机器可读介质，包括： 多个指令，响应于在计算设备上被执行，所述指令使得所述计算设备执行根据权利要 求1-12中的任意一项所述的方法。
25. -种装置，包括： 用于执行根据权利要求1-12中的任意一项所述的方法的单元。
【专利摘要】本申请描述了与包括编码单元比特数限制的视频编码相关的系统、设备和方法。
【IPC分类】H04N19-115, H04N19-157, H04N19-176
【公开号】CN104854865
【申请号】CN201380063672
【发明人】W·张, Y-J·秋, L·刘, L·徐, 韩钰, 邓智玭, 蔡晓霞, H·江
【申请人】英特尔公司
【公开日】2015年8月19日
【申请日】2013年3月28日
【公告号】WO2014107183A1