一种双频段双输入功放发射机的制作方法
【技术领域】
[0001]本发明涉及通信技术领域，更具体地说，涉及一种双频段双输入功放发射机。
【背景技术】
[0002]随着3G/4G通信技术的发展，高阶调制多载波发射机也被普遍的应用到3G/4G网络中。在发射机中功率射频放大器是设计耗能最大，也是最重要的部件之一其决定了基站的可靠性和热耗，因此需要对其进行重要的关注。
[0003]当前市场上存在多种类型的发射机，如图1为单输入多频段发射机的结构，包括:DF1D 器件(digital pre-distort1n，数字预失真)，DUC 器件(digital up-convers1n数字上变频)，加法器，DAC (digital-analog convertor,数字模拟转换器)，AQM (analogquadrate modulat1n，模拟正交调制)和单输入双频段PA (power amplifier，功率放大器)。如图2为多输入单频段发射机的基本结构，包括:PDP器件，信号分解电路，DAC, AQM和双输入单频段PA，其中，对于一个双输入双频段PA而言，单独发射其中一个频段信号时，可以被看成为一个双输入单频段PA。
[0004]在现有技术中，双输入双频段PA存在分解路径选择的问题，因为，针对双输入双频段PA:相同一个输出，可能有多个输入信号组合与其相对应。也就是说，针对一个输出存在不同的路径，不同路径对功放性能影响也不同。采用双输入双频段PA作为双输入单频段PA使用，单独发射其中一个频段时的最优分解路径，由于两个频段是不同的，那么另一个频段发射信号则会对本频段的功放效率等产生直接影响。
[0005]由此可知，如何实现在双输入双频段PA并行发射频段信号时，能够使功放正常工作，且保持较高效率，是目前有待解决的问题。
【发明内容】
[0006]本申请实施例提供一种双频段双输入功放发射机，以实现在双输入双频段PA并行发射频段信号时，功放能正常工作，且保持较高效率。
[0007]为实现上述目的，本申请提供了如下技术方案:
[0008]本申请实施例第一方面公开了一种双频段双输入功放发射机，包括:双频段输入电路，取模电路，信号分解电路，调制电路和双频段功率放大器；
[0009]所述双频段输入电路包括第一频段输入端，第二频段输入端，及与所述第一频段输入端和第二频段输入端连接的两个数字预失真Dro器件，用于将由所述第一频段输入端输入的第一基带信号和第二频段输入端输入的第二基带信号通过所述Dro器件处理后输出；
[0010]所述取模电路，用于对输入的所述第一基带信号和所述第二基带信号进行取模处理，并输出对应的第一基带信号模值和第二基带信号模值；
[0011]所述信号分解电路包括存储有查找表的存储器及乘法器，用于接收通过所述DPD器件输入的第一基带信号，第二基带信号，及，所述取模电路输入的第一基带信号模值和第二基带信号模值，并基于所述查找表和乘法器分别进行信号分解处理，得到分解后的多路分解信号；
[0012]所述调制电路与所述信号分解电路相连，接收经由所述信号分解电路输出的所述多路分解信号，对所述多路分解信号进行合路处理，得到对应的两路处理后的信号，并将所述两路处理后的信号调制至相应的工作频点，并输出至双频段功率放大器。
[0013]在本申请实施例第一方面的第一种实现方式中，所述取模电路包括两个取模单元，分别与所述第一频段输入端，所述第二频段输入端相连，用于分别对所述第一频段输入端输入的第一基带信号和所述第二频段输入端输入的第二基带信号进行取模处理，得到对应的第一基带信号模值和第二基带信号模值；
[0014]或，分别与所述Dro器件的输出端相连，用于对经过所述Dro器件处理的第一基带信号和第二基带信号进行取模处理，得到对应的经过Dro器件处理后的第一基带信号模值和第二基带信号模值。
[0015]在本申请实施例第一方面的第二种实现方式中，在所述信号分解电路中，所述存储器中存储的查找表为二维查找表2DLUT，所述存储器中存在四个所述2DLUT，每一个所述2DLUT的输入为第一基带信号模值和第二基带信号模值；所述乘法器的个数与所述2DLUT相同，每一个所述乘法器的一端输入为所述2DLUT的输出；
[0016]所述信号分解电路，用于接收经由两个所述Dro器件输入的第一基带信号和第二基带信号，将同一个所述Dro器件输入的所述第一基带信号和所述第二基带信号各自通过一个所述乘法器与一个所述2DLUT的输出相乘，得到混合后的第一路信号，第二路信号，第三路信号和第四路信号输出至所述调制电路；
[0017]其中，同一个Dro器件的输入端输入第一基带信号和第二基带信号并在输出端将经过Dro处理的第一基带信号和第二基带信号分开输出。
[0018]在本申请实施例第一方面的第三种实现方式中，还包括:设置于所述取模电路之后的加法器，所述加法器，用于将所述取模电路中的两个取模单元的输出作为输入，得到经由所述取模电路取模处理后的第一基带信号模值和第二基带信号模值之和；
[0019]在所述信号分解电路中，所述存储器中存储的查找表为一维查找表1DLUT，所述存储器中存在四个所述1DLUT，所述乘法器的个数与所述IDLUT相同，每一个所述乘法器的一端输入为所述IDLUT的输出时，每一个所述IDLUT的输入为所述加法器输出的第一基带信号模值和第二基带信号模值之和；
[0020]所述信号分解电路，用于接收经由两个所述Dro器件输入的第一基带信号和第二基带信号，将同一个所述Dro器件输入的所述第一基带信号和所述第二基带信号各自通过一个所述乘法器与一个所述IDLUT的输出相乘，得到混合后的第一路信号，第二路信号，第三路信号和第四路信号输出至所述调制电路；
[0021]其中，同一个Dro器件的输入端输入第一基带信号和第二基带信号并在输出端将经过Dro处理的第一基带信号和第二基带信号分开输出。
[0022]在本申请实施例第一方面中的第四种实现方式中，所述调制电路包括:分别连接于所述信号分解电路的四个输入端的数字上变频DUC器件，两个交叉连接所述DUC的加法器，与所述加法器相连的数字模拟转换器DAC，与所述DAC连接的模拟正交调制AQM器件；
[0023]所述调制电路，用于通过两个所述DUC —对一的将所述第一路信号和第二路信号进行上变频，将所述第一路信号和第二路信号的频率搬移至fc_bandA，通过另外两个所述DUC—对一的将所述第三路信号和第四路信号进行上变频，将所述第三路信号和第四路线号的频率搬移至fc_bandB ;通过交叉连接所述DUC的加法器分别对进行上变频处理的第一路信号和第三路信号，第二路信号和第四路信号进行相加，得到第一相加信号和第二相加信号，所述第一相加信号和所述第二相加信号分别通过与各自加法器相连的DAC进行数模转换，将进行数模转换后的第一相加信号和第二相加信号分别通过AQM调制至相应的射频工作频点后输入所述双输入双频段功率放大器。
[0024]在本申请实施例第一方面的第五种实现方式中，在所述信号分解电路中，所述存储器中存储的查找表为二维查找表2DLUT，所述存储器中存在三个所述2DLUT，每一个所述2DLUT的输入为第一基带信号模值和第二基带信号模值，其中，两个所述2DLUT分别连接一个乘法器，每一个所述乘法器的一端输入为所述2DLUT的输出；
[0025]所述信号分解电路，用于将未连接乘法器的2DLUT的输出作为第五路信号直接输出至所述调制电路，以及接收经由所述Dro器件输入的合为一路信号的第一基带信号和第二基带信号，将由所述第一基带信号和第二基带信号合为一路的信号各自与连接所述乘法器的所述2DLUT的输出相乘，得到混合后的第六路信号和第七路信号输出至所述调制电路。
[0026]在本申请实施例第一方面中的第六种实现方式中，在所述信号分解电路中，所述存储器中存储的查找表为二维查找表2DLUT，所述存储器中存在一个所述2DLUT，所述2DLUT的输入为第一基带信号模值和第二基带信号模值；
[0027]所述信号分解电路，用于将所述2DLUT的输出作为第五路信号直接输出至所述调制电路，以及接收经由所述Dro器件输入的合为一路信号的第一基带信号和第二基带信号，通过乘法器将由所述第一基带信号和第二基带信号合为一路的信号各自与接收到的第一基带信号的模值，第二基带信号的模值相乘，得到混合后的第六路信号和第七路信号输出至所述调制电路。
[0028]在本申请实施例第一方面的第七种实现方式中，还包括:设置于所述取模电路之后的加法器，所述加法器，用于将所述取模电路中的两个取模单元的输出作为输入，得到经由所述取模电路取模处理后的基带信号的模值之和；
[0029]在所述信号分解电路中，所述存储器中存储的查找表为一维查找表1DLUT，所述存储器中存在三个所述1DLUT，每一个所述IDLUT的输入为所述加法器输出的第一基带信号模值和第二基带信号模值之和，其中，两个所述IDLUT分别连接一个乘法器，每一个所述乘法器的一端输入为所述IDLUT的输出；
[0030]所述信号分解电路，用于将未连接乘法器的IDLUT的输出作为第五路信号直接输出至所述调制电路，以及接收经由所述Dro器件输入的合为一路信号的第一基带信号和第二基带信号，将由所述第一基带信号和第二基带信号合为一路的信号各自与连接所述乘法器的所述IDLUT的输出相乘，得到混合后的第六路信号和第七路信号输出至所述调制电路。
[0031]在本申请实施例第一方面的第八种实现方式中，还包括:设置于所述取模电路之后的加法器，所述加法器，用于将所述取模电路中的两个取模单元的输出作为输入，得到经由所述取模电路取模处理后的基带信号的模值之和；
[0032]在所述信号分解电路中，所述存储器中存储的查找表为一维查找表1DLUT，所述存储器中存在一个所述1DLUT，所述IDLUT的输入为所述加法器