无线通信装置的制造方法
【技术领域】
[0001]本发明有关于无线通信装置，更具体地，有关于具有将集成处理电路和存储器嵌入同一封装件(package)的无线通信装置。
【背景技术】
[0002]在无线通信模块中，存储器封装件总是安装在基频处理封装件的外部，其中，该基频处理封装件用于处理无线通信模块的基频操作。然而，此设置中需要大量封装引脚来用于存储器封装件与基频处理封装件之间的信号传输。此外，应当还需要若干PCB导电路径(conducting path)用于存储器封装件的封装引脚与基频处理封装件之间的信号传输。存储器封装件与基频处理封装件之间安装的接口可能占用无线通信模块上的大量面积，因此会导致现代无线通信系统设计的困难。此外，PCB导电路径还可能引起信号质量较低和操作速度受限。因此，如何降低无线通信模块的引脚数量从而减少使用PCB导电路径因此降低成本是无线通信系统领域的重要问题。
【发明内容】
[0003]有鉴于此，本发明提供一种无线通信装置。
[0004]本发明提供一种无线通信装置，包括集成处理电路和第一存储器；其中，集成处理电路包括处理单元以及射频单元；处理单元用于处理无线通信信号；射频单元用于执行射频信号与基频信号之间的转换，其中，该无线通信信号为射频信号与基频信号的其中之一；以及第一存储器耦接于集成处理电路，第一存储器用于存储处理单元使用的数据；其中，集成处理电路与第一存储器封装于单个封装件内。
[0005]本发明另提供一种无线通信装置，包括集成处理电路、射频单元以及第一存储器；其中，集成处理电路包括处理单元；处理单元用于处理无线通信信号；射频单元用于执行射频信号与基频信号之间的转换；以及第一存储器，耦接于集成处理电路，第一存储器用于存储处理单元使用的数据；其中，无线通信信号为射频信号与基频信号的其中之一，且集成处理电路、射频单元以及第一存储器封装件于单个封装件内。
[0006]本发明提供的无线通信装置可减小无线通信装置的尺寸及引脚数目。
【附图说明】
[0007]图1为根据本发明第一实施例的无线通信装置的方块示意图。
[0008]图2为根据本发明第二实施例的无线通信装置的方块示意图。
[0009]图3为说明如何确定安装在封装件内的存储器是否为有效存储器的流程图。
[0010]图4为根据本发明一个实施例的无线通信装置的方块示意图。
[0011]图5为根据本发明另一个实施例无线通信装置的方块示意图。
[0012]图6为根据本发明另一个实施例频率控制电路执行跳频控制方法的流程图。
[0013]图7为根据本发明一个实施例RF信号的振荡频率和第一存储器的多个工作频率的频谱示意图。
[0014]图8为根据本发明另一个实施例的无线通信装置的方块示意图。
[0015]图9为根据本发明一个实施例第一存储器的工作频率的时序示意图。
【具体实施方式】
[0016]在说明书及权利要求书当中使用了某些词汇来指称特定的元件。所属技术领域的技术人员应可理解，硬件制造商可能会用不同的名词来称呼同一个元件。本说明书及权利要求书并不以名称的差异作为区分元件的方式，而是以元件在功能上的差异作为区分的准贝1J。在通篇说明书及权利要求项中所提及的「包含」为一开放式的用语，故应解释成「包含但不限定于」。此外，「耦接」一词在此包含任何直接及间接的电气连接手段。因此，若文中描述第一装置耦接于第二装置，则代表第一装置可直接电气连接于第二装置，或透过其它装置或连接手段间接地电气连接至第二装置。
[0017]请参考图1，图1为根据本发明第一实施例的无线通信装置100的方块示意图。无线通信装置100包括集成处理电路102、第一存储器104和第二存储器106。集成处理电路102和第一存储器104封装于单个封装件108内，而第二存储器106封装于另一个封装件110内。第二存储器106可通过至少一个PCB导电路径112或适用于封装件108与封装件110之间信号传输的任何其他导电路径外部耦接于封装件108。集成处理电路102包括处理单元以用于处理无线通信信号。第一存储器104耦接于集成处理电路102，且第一存储器104用于存储处理单元在处理无线通信信号或任何其他信号时使用的数据。第二存储器106可为非挥发性存储器(non-volatile memory)，例如串行闪存、并行闪存等。此外，第二存储器106可用于存储处理单元使用的数据。例如，当无线通信装置100电源开启时，首先将第二存储器106中存储的数据转换至第一存储器104，然后处理单元读取数据以执行无线通信装置100的初始化过程。此外，第二存储器106的数据可以压缩数据的形式进行存储。应注意的是，处理单元除了处理无线通信信号之外，也用于执行无线通信装置100的其他功能。例如，可运用处理单元执行无线通信装置200的应用软件、电话簿或待办清单(to-do list)的过程数据等。
[0018]在此优选实施例中，第一存储器104可为挥发性存储器(volatile memory)或非挥发性存储器，其中，挥发性存储器可例如动态随机存取存储器(DRAM)、伪静态随机存取存储器(pseudo SRAM)等，非挥发性存储器可例如串行闪存、并行闪存等。传统的第一存储器104设置于集成处理电路102外部，而本实施例中第一存储器104包含在封装件108中。换句话说，将集成处理电路102和第一存储器104设置为系统级封装件(system-1n-package，SIP)。相应地，集成处理电路102与第一存储器104之间的接口不需要封装引脚。更具体地，集成处理电路102和第一存储器104为同一个封装件108中的两个晶片(die)，因此，通过焊线(bonding wire)而无需PCB导电路径即可实现集成处理电路102与第一存储器104之间的接口。
[0019]由于集成处理电路102与第一存储器104之间的信号转换在封装件108内部，因此不需要建立集成处理电路102与第一存储器104之间的封装引脚。此外，也可减少连接封装件108与封装件110进而连接集成处理电路102与第二存储器106的PCB导电路径112的总数目。例如，如果第二存储器106为串行闪存，可使用串行外设接口(Serial PeripheralInterface，SPI)式总线接口连接封装件110与封装件108。其中，SPI总线接口仅需要4至6个引脚。因而也相应地减少了封装件108与封装件110的引脚总数目。因此，包含集成处理电路102和第一存储器104的封装件108的尺寸小于具有独立集成处理电路和第一存储器的传统封装件的总尺寸，且封装件108、PCB导电路径112以及封装件110的总尺寸也小于具有独立的集成处理电路、第一存储器以及第二存储器的传统无线通信模块的总尺寸。
[0020]由于集成处理电路102和第一存储器104封装在同一个封装件108中，相较于以PCB导电路径进行连接的传统封装件，集成处理电路102和第一存储器104之间信号传输的信号质量(例如，信号眼图)可得到改进。此外，在此优选实施例中，由于集成处理电路102和第一存储器104之间不存在PCB导电路径，可将第一存储器104升级为具有更高的操作速度来用于增加集成处理电路102和第