一种基于fpga的无线网络节点的制作方法
【技术领域】
[0001]本发明涉及一种无线网络的节点，具体是指一种采用硬件描述语言描述并实现逻辑功能的基于FPGA的无线网络节点。
【背景技术】
[0002]无线自组织网络节点通常是一个微型的嵌入式系统，它的处理能力、存储能力和通信能力相对较弱，通过携带能量有限的电池供电。从网络功能上看，每个网络节点兼顾传统网络节点的终端和路由双重功能，除了进行本地信息收集和数据处理外，还要对其他节点转发来的数据进行存储、管理和融合等处理，同时与其他节点协作完成一些特定任务。
[0003]无线自组织网络节点由处理器模块、无线通信模块和能量供应模块等部分组成；其中处理器模块负责控制整个网络节点的操作，存储和处理本身采集的数据以及其他节点发来的数据；无线通信模块负责与其他网络节点进行无线通信，交换控制消息和收发数据；能量供应模块为网络节点提供运行所需的能量。
[0004]在网络节点各单元模块中，核心部分为处理器模块以及射频通信模块。处理器决定了节点的数据处理能力，路由算法的运行速度以及无线网络形式的复杂程度，同时不同处理器工作频率不同，在不同状态下功率也不相同，因此不同处理器的选用也在一定程度上影响了节点的整体能耗和节点的工作寿命。目前在大多数实际应用中，选用不同处理器的依据一般根据处理器工作频率、功率、内部程序存储空间大小、内存大小、接口数量以及数据处理能力是否能够满足实际应用的要求来进行选择。目前工业中应用较为普遍的几种处理器包括=ATMEL公司AVR系列的ATMega128L处理器，TI公司生产的MSP430系列处理器，少部分节点根据特殊的要求采用了功能强大的ARM处理器，以及根据节点面向更加广泛用户的8051内核处理器。
[0005]由于已有的无线自主组织网络的节点所实现的Epidemic Routing等路由协议算法全部是基于CPU和操作系统实现的，存在缓冲区溢出使得恶意程序可以从数据内存侵入程序内存区，从而导致节点可能被病毒所感染的风险。随着无线自组织网络的飞速发展，病毒、蠕虫、木马等对无线自组织网络的安全造成了巨大的威胁。病毒在节点内通过多次复制自身，可以给被攻击的节点中的软件带来破坏。另外，由于无线网络节点往往是大规模散步软硬件配置完全相同的网络节点，导致病毒一旦感染部分节点即可在无线网络节点上大规模快速传播。而且，无线自组织网络由于其节点所拥有的存储器和计算能力等资源都非常有限，不可能在节点上安装杀毒软件来清除网络中所传播的病毒。
[0006]为了解决病毒对无线网络节点所带来的威胁，很多学者对于无线传感网络中病毒的传播及抑制等机理进行了深入研究。邓玮在其《无线传感器网络中的病毒传播研究》论文中分析了无线传感器网络中病毒传播临界值和已有的几种病毒传播模型进行了分析，为抵御病毒的攻击做了有益的尝试。庄克琛等学者在其《无线传感器网络中的病毒传播动力学研究》论文中，对无线传感器网络上的病毒传播动力学进行了研究，建立了无线传感网络中病毒传播模型，采用休眠唤醒机制的通信方式来降低病毒在传感器网络中快速扩散的风险。这些研究主要通过建立病毒在无线自组织网络中的传播模型，然后采用能抑制病毒传播的模型来缓解病毒对无线自组织网络的影响，只能对已知类型的病毒或木马等信息方面的威胁进行控制及处理，无法从根本上解决无线网络中所面临的病毒、木马、蠕虫等所造成的威胁。
【发明内容】
[0007]本发明的目的是克服上述现有技术的缺点，提供具备信息安全特征的一种基于FPGA的无线网络节点。所公开的无线网络节点在运行过程中采用FPGA芯片实现逻辑功能，不包含CPU和操作系统等复杂的软件。具有系统简单、成本低、生命周期长等优势。所提供的基于FPGA的无线网络节点稍做改动就可应用于无线传感器网络节点等各种领域和行业中。
[0008]为了实现上述目的，本发明的一种基于FPGA的无线网络节点，包括信息存取器模块、无线通信收发器模块、天线、电源时钟支持模块；其中，信息存取器模块用于存储无线网络节点中的信息包，无线通信收发器模块用于接收天线所接收到的其它无线网络节点的信息数据，或将本节点的信息数据通过天线发送出去；
所述的无线网络节点还包括:
FPGA核心控制模块:用于接收无线通信收发器模块发送来的数据并存储至信息存储器中，或读取信息存储器中的数据发送至无线通信收发器模块并利用天线发送至无线网络节点外部。
[0009]作为本发明的一种基于FPGA的无线网络节点的改进，所述的FPGA核心控制模块所实现的逻辑功能采用硬件描述语言描述，并经过综合、布局布线步骤后生成对于FPGA芯片的配置文件，然后下载至FPGA核心控制模块上的FPGA芯片中，使得FPGA核心控制模块实现设定的逻辑功能。
[0010]作为本发明的一种基于FPGA的无线网络节点的进一步改进，所述的FPGA核心控制模块包含数据接收发送单元、FPGA处理单元和存储器控制单元；
数据接收发送单元:接收无线通信收发器模块发送来的外部节点的信息数据或将本节点的信息数据发送至无线通信收发器模块后转换为无线信号进行发送；
存储器控制单元:用于读取信息存储器模块中的信息包的数据，并传输至FPGA处理单元，或将FPGA处理单元发送来的数据存储至信息存储器模块中；
FPGA处理单元:用于接收数据接收发送单元发送来的数据并传送至存储器控制单元，或经由存储器控制单元读取信息存储器模块中指定地址所对应的信息包数据并发送至数据接收发送单元。
[0011]作为本发明的一种基于FPGA的无线网络节点的进一步改进，所述信息存储器模块主要由一个8MByte容量的SSRAM存储器组成。FPGA核心控制模块主要由一块FPGA芯片实现。FPGA芯片采用SPI接口模块实现与无线通信收发器的SPI总线之间的数据和控制信号的传输功能。
[0012]作为本发明的一种基于FPGA的无线网络节点的进一步改进，所述信息存储器模块中所存储的信息包包含信息ID(Message_ID)、目标节点ID (Destinat1n_ID)、信息本体(Message_Body)三个部分；信息ID和目标节点ID都由两个字节构成，信息本体由96个字节组成。
[0013]作为本发明的一种基于FPGA的无线网络节点的进一步改进，所述目标节点ID可以为两种状态:如果目标节点ID的值为OxTFFF”，则表示这个信息包中的信息本体并不包含有效的信息数据；如果目标节点ID的值不为Ox” FFFF”，则目标节点ID的值代表目标节点的ID号，对应的信息本体包含有效的信息的数据。
[0014]作为本发明的一种基于FPGA的无线网络节点的进一步改进，所述的FPGA处理单元内部设置两个信息存储器模块的地址计数器:信息存储器模块的地址计数器Addrl_Cnt是一个16位的计数器，用于进行O至65535之间的计数，输出计数结果Addrl ;信息存储器模块的地址计数器Addr2_Cnt是一个16位的计数器，用于进行O至65535之间的计数，输出计数结果Addr2 ;这两个计数器在无线网络节点内部的电源复位时或计数值达到其计数范围的最大值时进行清零操作，然后开始重新计数。
[0015]作为本发明的一种基于FPGA的无线网络节点的进一步改进，所述FPGA处理单元内部设置一个收发控制计数器，收发控制计数器是一个10位的计数器，输出技术结果信号RT_cnt，其有效的计数范围是O至1023 ;当RT_cnt的值大于等于O且小于等于511时，使得Ctrl_sig信号的值为1，当RT_cnt的值大于等于512且小于等于1023时，使得Ctrl_sig信号的值为O。
[0016]作为本发明的一种基于FPGA的无线网络节点的进一步改进，所述信息存储器模块的地址计数器和收发控制计数器的计数对象都是FPGA处理单元的时钟信号的上升沿。
[0017]作为本发明的一种基于FPGA的无线网络节点的进一步改进，所述的FPGA核心控制模块通过信号总线I(SBus)接收无线通信收发器模块发送来的数据，并将其通过信号总线2 (MBus)发送至信息存储器模块存储；FPGA核心控制模块通过信号总线2 (MBus)读取信息存储模块中所存储的信息数据，并将所述的信息数据通过信号总线I(SBus)发送至无线通信收发器模块后经由天线输出对应的无线信号。
[0018]采用了本发明的一种基于FPGA的无线网络节点，与现有技术相比，具有以下有益效果。
[0019](I)信息安全性:本发明所公开的基于FPGA的无线网络节点，不包含操作系统和应用软件等易遭受计算机病毒感染的软件，具有极高的信息安全性。
[0020](2)低成本:由于本发明所公开的基于FPGA的无线网络节点，组成系统所需要的成本较常规无线网络节点要低很多。
【附图说明】
[0021]以下结合附图对本发明所做的详细说明，将有助于更好地理解本发明，从而真正做到对本发明更为全面的评价并受益于本发明的许多优点。
[0022]图1基于FPGA的无线网络节点的架构。
[0023]图2 FPGA核心控制模块架构。
[0024]图3 FPGA处理单元工作流程。
【具体实施方式】
[0025]在如下详细描述中，为了说明而非限制起见，将阐述公开具体细节的代表性实施