影像传感器的制造方法
【技术领域】
[0001]本发明系有关一种影像传感器，特别是关于一种高速且低功耗的影像传感器。
【背景技术】
[0002]影像传感器(例如互补式金属氧化物半导体(CMOS)影像传感器)可用以将光学影像转换为电信号。影像传感器普遍使用于各式应用，例如行动电话或相机。
[0003]影像传感器趋向于高分辨率或/且高速。当分辨率增加时，相同面积中会具有更多的像素且寄生性负载会恶化，因此在相同功耗下会降低读出速度。另外，影像传感器还趋向于更小电路面积(及较低的功耗)，此往往与高分辨率产生冲突。因此，影像传感器的设计者通常需要在分辨率与速度之间作一折衷。
[0004]因此亟需提出一种高速、低功耗及较小电路面积的新颖影像传感器。
【发明内容】
[0005]鉴于上述，本发明实施例的目的之一在于提出一种影像传感器，其具有高速且低功耗的读出架构。
[0006]根据本发明实施例，影像传感器包含复数像素与复数读出电路。该些像素排列为列与行形式。该些读出电路经由位线以自该些像素分别读出集积光信号，每一读出电路包含相关双重取样电路及其后的模拟至数字转换器。一列像素当中的至少二像素共享一位线及相关的读出电路。模拟至数字转换器与相关双重取样电路同时操作，使得两者的操作周期互相重迭。在一实施例中，相关双重取样电路包含第一电容器组与第二电容器组，其并联于位线与模拟至数字转换器之间。
【附图说明】
[0007]图1显示本发明实施例的影像传感器的方块图。
[0008]图2A显示图1的像素的细部示意图。
[0009]图2B例示图2A的像素的电路图。
[0010]图2C显示图1的像素的另一细部示意图。
[0011]图3显示本发明实施例的相关双重取样电路的细部方块图。
[0012]图4A例示图3的二电容器组的细部电路图。
[0013]图4B例示图4A的相关双重取样电路与模拟至数字转换器的时序图。
[0014]图4C例示使用共享位线且相关双重取样电路仅具有单一电容器组的传统影像传感器的时序图。
[0015]图5A显示本发明实施例的读出电路的电路图。
[0016]图5B例示图5A的读出电路的时序图。
【具体实施方式】
[0017]图1显示本发明实施例的影像传感器100 (例如互补式金属氧化物半导体(CMOS)影像传感器)的方块图。影像传感器100主要包含像素11，其配置为列与行的形式。每一像素11可包含光传感器(例如光二极管)与一些晶体管。该些像素11经由选择控制，使得累积或集积于像素11的光信号分别由读出电路12而读出。在本实施例中，读出电路12主要包含相关双重取样(CDS)电路121及其后的模拟至数字转换器(ADC)122。相关双重取样电路121系用以消除制造变异所产生的噪声，而模拟至数字转换器122则是用以将集积光信号从模拟形式转换为数字形式，以便于数字信号处理器(未显示)进行后续的处理。
[0018]根据实施例的特征之一，一(水平)列的至少二像素11可共享一位线13及相关读出电路12。藉此，可节省大量的功耗及电路(或芯片)面积。在一实施例中，一列的二像素11共享一位线13及相关读出电路12，使得一列像素11的一半的集积光信号可同时输出。例如，一半(例如偶数)的位线13的集积光信号可于前半周期输出，接着于后半周器输出另一半(例如奇数)的位线13的集积光信号。
[0019]图2A显示图1的像素11的细部示意图，且图2B例示图2A的像素11的电路图。其中，像素11包含光二极管D与三晶体管一重置晶体管Mrst、源极随耦晶体管Msf、选择晶体管Msel与传输晶体管Mtx。当重置晶体管Mrst被重置信号RST开启时，光二极管D被重置为参考电压(例如电源Vdd)。当传输晶体管Mtx被传输信号TX开启时，光二极管D的集积光信号即被传输出去。源极随耦晶体管Msf可被启动以缓冲或放大光二极管D的集积光信号。当选择晶体管Msel被字符线信号WL开启时，像素信号即可经由选择晶体管Msel而读出。
[0020]根据实施例的另一特征，参阅图2A，排列为2x2矩阵的四个相邻像素11组成像素群101，其共享一位线BL以输出集积光信号。一(水平)列像素11的一半的集积光信号可同时输出。例如，偶数位线13的集积光信号可于第一周期输出，接着于第二周器输出奇数位线13的集积光信号。像素群101的四个像素11可藉由传输信号TX1、TX2、TX3、TX4分别控制输出集积光信号。
[0021]图2C显示图1的像素11的另一细部示意图。在此例子中，排列为2x1矩阵的二个相邻像素11组成像素群102，其共享一位线BL以输出集积光信号。像素群102的二个像素11可藉由传输信号TX1、TX2分别控制输出集积光信号。
[0022]图3显示本发明实施例的相关双重取样电路121的细部方块图。本实施例的相关双重取样电路121包含二电容器组(capacitor bank),亦即，第一电容器组1211与第二电容器组1212，其并联于位线13与模拟至数字转换器122之间。二电容器组1211与1212被依序开启。
[0023]图4A例示图3的二电容器组1211与1212的细部电路图。其中，SWSHR代表取样保持重置信号(SHR)开关、SWSHs代表取样保持影像信号(SHS)开关、CSHR代表取样保持重置信号(SHR)电容器、CSHS代表取样保持影像信号(SHS)电容器。第一电容器组1211与第二电容器组1212分别由致能信号Ψ与反相致能信号?Ψ所控制。
[0024]图4B例示图4A的相关双重取样电路121与模拟至数字转换器122的时序图。其中，第一电容器组1211于前半周期受致能信号Ψ控制而开启，第二电容器组1212于后半周期受反相致能信号?Ψ控制而开启。根据实施例的又一特征，模拟至数字转换器122操作于前半周期与后半周期。例如，于后半周期，模拟至数字转换器122处理第一电容器组1211于(先前的)前半周期所产生的信号。类似的情形，于前半周期，模拟至数字转换器122处理第二电容器组1212于(先前的)后半周期所产生的信号。换句话说，本实施例的模拟至数字转换器122可与相关双重取样电路121同时操作，使得两者的操作周期互相重迭。
[0025]相较于使用共享位线且相关双重取样电路仅具有单一电容器组的传统影像传感器，如图4C所示的时序图，必须等相关双重取样电路所产生信号已经备便后，模拟至数字转换器才能进行操作。换句话说，模拟至数字转换器与相关双重取样电路系交替操作的。因此，如图4B所示，本实施例的影像传感器100较图4C的传统影像传感器的速度快且具效率。
[0026]图5A显示本发明实施例的读出电路12的电路图。其中，读出电路12包含具二电容器组的