it，每bit对应当前数据块的1个数据帖，当收到重构数 据帖后，如果发生奇偶校验错误、漏帖或块数据丢失，帖号标记及回传模块将当前重构数据 帖对应的块内帖号标识标记为0,否则标记为1;当前数据块全部上注完成后，帖号标记及回 传模块将当前重构数据块51化i t块内帖号标识回传地面。3. 根据权利要求1所述的一种基于星间链路收发设备的星载FPGA重构系统，其特征在 于:地址译码模块将重构数据块的块号和块内帖号译码成为邸PROM的起始存储地址，具体 为： 在重构数据上注过程中，当前数据帖如果通过奇偶校验，地址译码模块将该数据帖的 块号和块内帖号译码成为邸PROM的起始存储地址，EEPROM中1个地址对应4B^e重构数据， 每写入4Bne重构数据，EEPROM地址加1，当地址累加31时，当前数据帖地址译码结束。4. 根据权利要求1所述的一种基于星间链路收发设备的星载FPGA重构系统，其特征在 于:EDAC校验码生成模块针对接收到的重构数据生成邸AC校验码具体为： 抓AC校验码生成模块将接收到的重构数据每4Bne分为一组，并利用抓AC校验码多项 式生成IByte的EDAC校验码，数据加校验码共计5Byte。5. 根据权利要求1所述的一种基于星间链路收发设备的星载FPGA重构系统，其特征在 于:所述邸PROM共有5片，每片8位数据线，共40位数据线，每次写操作一次性写入5Bne重构 数据和校验码。6. 根据权利要求1所述的一种基于星间链路收发设备的星载FPGA重构系统，其特征在 于:EDAC循环校验模块是将已经存储在EEPROM中的重构数据和校验码分时循环读取进行 EDAC校验，具体为： 每次读取40bit数据，其中包含4Byte数据和IByte校验码，并进行校验，当本地产生的 校验码与邸PROM存储的校验码出现化it差异的条件下，纠正数据出错的位置并重新写入 EEPROM内部，同时记录单粒子打翻化it EEPROM的次数，当本地产生的校验码与邸PROM存储 的校验码出现大于2bit及W上差异的条件下，记录当前数据出现的位置与数据类型，记录 到抓AC出错寄存器内部，同时发送抓AC错误遥测信息，请求地面重新发送出错数据所在的 整帖数据。7. 根据权利要求1所述的一种基于星间链路收发设备的星载FPGA重构系统，其特征在 于：下卸数据读取模块的每次读操作，一次性读取40bit，其中包含32bit数据和8bit EDAC 校验码，仅截取32bit数据组成一组4B^e下卸数据。8. 根据权利要求1所述的一种基于星间链路收发设备的星载FPGA重构系统，其特征在 于：下卸数据发送模块累计32组下卸数据，每组48八6，共计128Byte，一帖下卸数据包含 128Byte有效数据。9. 根据权利要求1所述的一种基于星间链路收发设备的星载FPGA重构系统，其特征在 于:地址译码模块将地面站向卫星发送的数据下卸指令译码成为邸PROM的起始读取地址， 具体为：在数据下卸过程中，地址译码模块将下卸数据帖的块号和块内帖号译码成为 邸PROM的起始读取地址，EEPR0M中1个地址存储4Bne数据，每读取4Bne数据，EEPR0M地址 加1，当地址累加31时，当前下卸数据帖地址译码结束。10. -种基于权利要求1所述重构系统的星载FPGA重构方法，其特征在于步骤如下： (1) 地面站上注1帖重构数据至卫星，重构数据每帖128Byte，速率为每秒一帖，其中有 效数据为128B^e，包含2B^e奇偶校验位； (2) 重构数据块内帖号标识共51化it,每bit对应当前数据块的1个数据帖，当卫星收到 重构数据帖后，进行重构数据块内帖号标记，如果发生奇偶校验错误、漏帖或块数据丢失， 将当前重构数据帖对应的块内帖号标识标记为0,否则标记为1; (3) 在重构数据上注过程中，将该数据帖的块号和块内帖号译码成为EEPR0M的起始存 储地址，EEPR0M中1个地址对应4Bne重构数据； (4) 将接收到的重构数据每48八6分为一组，并利用抓AC校验码多项式生成18八6的 EDAC校验码，数据加校验码共计5B^e; (5) 将4Byte重构数据和IByte的邸AC校验码，共40bit，一次性写入邸PROM地址中； (6化EPROM地址加1，将下一组4Byte重构数据和IByte的抓AC校验码写入邸PROM中，当 地址累加31时，当前数据帖写入完成，EEPR0M写入操作采用字模式，两次写入操作的时间间 隔为20ms，如下表所示：(7) 依次上注当前数据块的全部重构数据帖； (8) 将重构数据块内帖号标识回传地面，地面依据回传的遥测信息，将重构数据块内帖 号标识为0的数据帖重新进行上注;确保当前重构数据块上注全部正确； (9) 重复步骤(1)~(7)，依次上注全部重构数据块； (10) 当卫星上单机设备未进行重构数据上注或下卸操作时，进行EDAC循环校验，当重 构数据上注及下卸操作完成后，EDAC校验从中断位置继续循环往下； (11) 星上单机设备将存储在EEPROM中的重构数据和校验码分时循环读取进行抓AC校 验，每次读取4061*数据，其中包含48八6数据和18八6校验码； (12) 当40bit数据没有出现错误，读取下一组40bit数据进行抓AC校验，当40bit数据出 现化it错误，纠正出错的数据位并重新写入邸PROM内部，当40bit数据出现大于化it及W上 错误，记录当前数据出现的位置与数据类型，记录到EDAC出错寄存器内部，同时卫星发送 EDAC错误遥测信息送至地面站，请求地面重新发送出错数据所在的整帖数据； (13) 当地面重新发送出错数据所在的数据帖时，上注该数据帖，并将抓AC出错寄存器 清零； (14) 当地面站向卫星发送数据下卸指令后，将下卸数据帖的块号和块内帖号译码成为 邸PROM的起始读取地址，从该地址中读取40bit数据和抓AC校验码，其中包含32bit数据和 8bit EDAC校验码，仅截取32bit数据组成一组4B^e下卸数据； 数据下卸指令包括下卸起始块号和块内帖号W及下卸结束块号和块内帖号，用来指定 下卸数据的地址范围； (15化EPROM地址加1，读取下一组40bit下卸数据，当地址累加31时，当前数据帖读取完 成，共计128Byte，邸PROM两次读取操作的时间间隔为20ms，EEPR0M读取时序与邸PROM写操 作时序相同； (16) 星上单机设备用128B^e生成CRC数据校验位，数据和CRC校验位共同组成一帖下 卸数据，并发送出去； (17) 重复步骤(13)~（16)，直至下卸指令中要求的所有数据帖均下卸完成。
【专利摘要】一种基于星间链路收发设备的星载FPGA重构系统及重构方法，系统包括重构数据接收模块、帧号标记及回传模块、地址译码模块、EDAC校验码生成模块、重构数据写入模块、EDAC循环校验模块、下卸数据读取模块、下卸数据发送模块、EEPROM和星载FPGA。星载FPGA的重构方法是指地面站上注重构数据至卫星，并最终传输至需要进行在轨重构的单机设备，重构数据上注为按块上注，在确保当前重构数据块上注全部正确后，开始上注下一个重构数据块，依次上注全部重构数据。本发明优化了FPGA大容量重构数据上注的流程，解决了FPGA大容量重构数据上注的正确性，提升了工程实现的可靠性。
【IPC分类】H04B7/185
【公开号】CN105577262
【申请号】CN201510943900
【发明人】韩星远, 蒙艳松, 郑先安, 周晓平, 张中英, 朱向鹏
【申请人】西安空间无线电技术研究所
【公开日】2016年5月11日
【申请日】2015年12月16日