Holmes-Duffing混沌系统及FPGA数字电路的制作方法
【专利摘要】本发明提供一个Holmes?Duffing混沌系统及FPGA数字电路，构建了Holmes?Duffing混沌系统的无量纲状态方程，通过对连续时间混沌系统作离散化处理，构建了混沌系统的离散化方程，设计了外加周期激励信号模块，设计了基于DSP Builder的混沌系统模块电路，构建了包括FPGA混沌系统和D/A模块的硬件平台，硬件实验结果与理论分析和仿真结果一致，从而验证了该系统的正确性、有效性和可行性。本数字电路采用的运算均为简单的逻辑和代数运算，结构简单，便于用硬件实现，可扩展性和灵活性强，成本相对低廉，能够广泛应用于硬件加密和混沌保密通信领域。
【专利说明】
Ho I mes-Duf f i ng混巧系统及FPGA数字电路
技术领域
[0001 ]本发明设及一个混浊发生系统及FPGA数字电路，特别设及一个化Imes-Duffing混 浊系统及FPGA数字电路。
【背景技术】
[0002] 由于混浊动力系统的动力学行为对初始参数的极端敏感性，利用混浊振子进行微 弱信号检测和提取越来越受到人们的关注。近年来，利用Duffing振子参数敏感性检测微弱 信号成为研究热点。自从化da等首先掲示出稳定Duffing方程存在混浊现象W来，人们对多 种形式Duf fing方程进行了大量的研究工作。 然而，从现有文献报道来看，Duffing混浊系统的研究主要集中在理论研究方面，关于 Duffing混浊电路实现的研究较少，尤其从实际数字电路中产生Duffing混浊吸引子并非易 事。本发明用FPGA数字电路实现了化Imes-Duffing混浊系统，在硬件加密、保密通信、微弱 信号检测等领域有着广泛的应用前景及重要的应用价值。
【发明内容】
[0003] 本发明提出一个化Ime S-Duf fing混浊系统及FPGA数字电路，本发明的技术方案如 下：
[0004] 1. 一个化Imes-Duffing混浊系统及FPGA数字电路，其特征是在于，包括W下步骤：
[0005] (1化Olmes-Duffing混浊系统的无量纲状态方程为：
式（1) 其中，x，y为系统的状态变量，系统参数a=l，系统参数b = l，阻尼系数C = O.2,外加周 期激励信号的振幅d = 38,外加周期激励信号的频率CO =0.6,系统处于混浊状态。
[0006] (2)对式（1)连续时间混浊系统作离散化处理，得到化Imes-Duf fing混浊系统的离 散化方程为：
式(2) 其中，AT为离散采样时间步长。
[0007] (3)采用DSP Builder 11.1开发平台，设计可便捷调整频率的外加周期激励信号 模块。
[000引（4)采用Matlab 2011b开发平台，嵌入（S3)中的外加周期激励信号模块，实现 Ho Ime S -Duf f i ng混浊系统的数字电路。
[0009] (5)采用Altera公司生产的切clone II EP2C5T144C8 FPGA忍片和AD9764 D/A转 换忍片，构建系统的硬件平台。 所述的外加周期激励信号模块由常数模块、并行加法器、总线模块、延时模块、乘法器、 正弦ROM查找表构成。
[0010]本发明的有益效果是：提出了 一个化Imes-Duff ing混浊系统，并用FPGA数字电路 进行了实验证明，硬件实验结果与理论分析和仿真结果一致，从而验证了该系统的正确性、 有效性和可行性。本数字电路采用的运算均为简单的逻辑和代数运算，结构简单，便于用硬 件实现，可扩展性和灵活性强，成本相对低廉，能够广泛应用于硬件加密和混浊保密通信领 域。
【附图说明】 为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步 的详细描述：
[00川图巧本发明优选实施例的DSP Builder数字电路图；
[0012] 图2为化Imes-Duffing混浊吸引子的计算机模拟结果；
[0013] 图3为化Imes-Duf fing混浊吸引子的硬件电路实验结果。
【具体实施方式】
[0014] 下面结合附图和优选实施例对本发明作更进一步的详细描述，参见图1-图3。
[0015] 1. 一个化Imes-Duf fing混浊系统及FPGA数字电路，其特征是在于，包括W下步骤：
[0016] (1化O Imes-Duf fins?混浊系统的无量纲状态方程为：
式（1) 其中，X，y为系统的状态变量，系统参数a= 1，系统参数b = l，阻尼系数C = O.2,外加周 期激励信号的振幅d = 38,外加周期激励信号的频率CO =0.6,系统处于混浊状态。
[0017] (2)对式（1)连续时间混浊系统作离散化处理，得到Holmes-Dumng混浊系统的离
胃古A古巧电. 式(2) 其中，AT为离散米祥时同步长。
[0018] (3)采用DSP Builder 11.1开发平台，设计可便捷调整频率的外加周期激励信号 模块。
[0019] (4)采用Matlab 2011b开发平台，嵌入（S3)中的外加周期激励信号模块，实现 Ho Imes-Duffing混浊系统的数字电路。
[0020] (5)采用Altera公司生产的切clone II EP2C5T144C8 FPGA忍片和AD9764 D/A转 换忍片，构建系统的硬件平台。 所述的外加周期激励信号模块由常数模块、并行加法器、总线模块、延时模块、乘法器、 正弦ROM查找表构成。
[0021] W上所述仅为本发明的优选实施例，并不用于限制本发明，本领域的技术人员可 W对本发明进行各种改动和变型而不脱离本发明的精神和范围。如果本发明的运些修改和 变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含运些改动和变型 在内。
【主权项】
1. Ho lmes-Duf f ing混沌系统及FPGA数字电路，其特征是在于，包括以下步骤： (SI )Holmes-Duff ing混沌系统的无量纲状态方程为：其中，x，y为系统的状态变量，系统参数a=l，系统参数b=l，阻尼系数c = 0.2,外加周 期激励信号的振幅d = 38,外加周期激励信号的频率ω =0.6,系统处于混沌状态。 (52) 对式（1)连续时间混沌系统作离散化处理，得到Holmes-Duffing混沌系统的离散 化方程为：其中，AT为离散采样时间步长。 (53) 采用DSP Builder 11.1开发平台，设计可便捷调整频率的外加周期激励信号模 块。 (54) 采用Matlab 2011b开发平台，嵌入(S3)中的外加周期激励信号模块，实现Holmes-Duff ing混沌系统的数字电路。 (55) 采用Altera公司生产的Cyclone II EP2C5T144C8 FPGA芯片和AD9764 D/A转换芯 片，构建系统的硬件平台。 所述的外加周期激励信号模块由常数模块、并行加法器、总线模块、延时模块、乘法器、 正弦ROM查找表构成。
【文档编号】H04L9/00GK105827393SQ201610356939
【公开日】2016年8月3日
【申请日】2016年5月27日
【发明人】马英杰
【申请人】马英杰