一种视频字符叠加电路及电子设备的制造方法
【技术领域】
[0001]本实用新型属于信号处理技术领域，特别涉及一种视频字符叠加电路及电子设备。
【背景技术】
[0002]视频传输系统依托于芯片技术的发展和高保真低延迟的特性，越来越得到更多的普及和应用。在视频传输过程中，对视频进行字符叠加的需求也变得很迫切。在字符叠加时，一般会用白色或其他固定的一种颜色来表示字符的颜色，然后把需要的字符再叠加到视频上。视频信号的字符叠加电路已经比较成熟，市场上多种档次的视频叠加芯片都很常见，这些芯片的字符叠加原理非常类似，都是利用行、场同步信号确定叠加位置，然后在原始视频信号与字符电平之间进行快速切换。
[0003]但是，传统的叠加电路一般是利用高速模拟开关进行视频切换，因此其电路比较复杂，而适用于视频的高速模拟比较容易损坏，在叠加电路断电而视频信号仍然存在的时候尤其如此，另外在视频电缆上存在漏电流的时候也容易造成模拟开关击穿失效，同时适用于视频的高速模拟开关成本较高，在整个视频叠加系统中所占的成本比例也比较大。
[0004]因此，现在亟需一种视频字符叠加电路及电子设备，使电路更趋向于稳定性，使用寿命更长，而且不会由于视频电缆上存在的漏电问题而导致击穿失效，并大大降低成本。
【实用新型内容】
[0005]本实用新型提出一种视频字符叠加电路及电子设备，解决了现有技术中视频字符叠加电路容易损坏而导致不够稳定、经常会由于视频电缆上存在的漏电问题而导致击穿，并且成本高昂的问题。
[0006]本实用新型的技术方案是这样实现的:提供一种视频字符叠加电路，包括行场同步分离电路，行场同步分离电路输入端接入视频信号，行场同步分离电路输出端连接有字符叠加电路，字符叠加电路的输出端连接有逻辑电路，逻辑电路的输出端连接有电平调理电路，电平调理电路的输出端还连接视频信号，电平调理电路的输出端为电路输出端。
[0007]作为一种优选的实施方式，逻辑电路包括第一三态逻辑门电路、第二三态逻辑门电路及第三三态逻辑门电路，第一三态逻辑门电路的第一输入端和第二输入端连接字符叠加电路，第一三态逻辑门电路的输出端连接电平调理电路，第二三态逻辑门电路的第一输入端连接字符叠加电路，第二三态逻辑门电路的第二输入端接地，第二三态逻辑门电路的输出端连接电平调理电路，第三三态逻辑门电路的第一输入端连接字符叠加电路，第三三态逻辑门电路的第二输入端接地，第三三态逻辑门电路的输出端连接电平调理电路。
[0008]作为一种优选的实施方式，逻辑电路为TTL三态门电路或者CMOS三态门电路中的任意一种或者两种。
[0009]作为一种优选的实施方式，电平调理电路为LC电平调理电路或者RC电平调理电路。
[0010]作为一种优选的实施方式，电平调理电路为RC电平调理电路，RC电平调理电路包括并联的第一电阻、第二电阻，以及第一电阻、第二电阻并联后串接的第四电容。
[0011 ] 作为一种优选的实施方式，字符叠加电路还连接有谐振电路。
[0012]作为一种优选的实施方式，谐振电路为LC谐振电路，LC谐振电路包括首尾相接的第一电容、第二电容及第一电感，第一电容与所述第二电容之间接地，第一电感的两端连接字符置加电路。
[0013]作为一种优选的实施方式，字符叠加电路还连接有复位电路。
[0014]作为一种优选的实施方式，复位电路包括串联的第三电阻和第三电容，第三电阻的另一端接入电源电压VCC，第三电容的另一端接地。
[0015]另一方面，本实用新型还提供一种电子设备，包括如上任一项所述的视频字符叠加电路。
[0016]采用了上述技术方案后，本实用新型的有益效果是:通过合理设置第一三态逻辑门电路、第二三态逻辑门电路和第三三态逻辑门电路与第一电阻、第二电阻的参数使得黑色字符与白色字符的匹配，以及整个叠加电路与视频的阻抗匹配处于最佳状态，无论背景是白色还是黑色都能得到清晰的叠加效果，从而实现最佳的显示效果；本实用新型通过在字符叠加电路上连接有LC谐振电路，并通过合理设置电感和电容的值，使得字符叠加电路的功率输出更加理想，此外本实用新型字符叠加电路还接有复位电路，并通过合理设置字符叠加电路与复位电路的接法，能够保证其处于稳定的工作电压下，并且在断开时通过电容充放电进行缓冲，避免对字符叠加电路造成的损坏，此外三态逻辑门电路具有更高的稳定性，即使在发生漏电时也不容易被击穿，且成本低廉。
【附图说明】
[0017]为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
[0018]图1为本实用新型视频字符叠加电路的方框原理图；
[0019]图2为本实用新型视频字符叠加电路一种实施方式的电路图；
[0020]图3为本实用新型视频字符叠加电路一种实施方式的运转时序图；
[0021]图4为本实用新型电子设备的方框示意图。
[0022]图中，Rl-第一电阻；R2_第二电阻；R3_第三电阻；C1_第一电容；C2_第二电容；C3-第三电容；C4-第四电容；U2A-第一三态逻辑门电路；U2B-第二三态逻辑门电路；U2C-第三三态逻辑门电路；U1-字符叠加芯片；L1-第一电感。
【具体实施方式】
[0023]下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
[0024]如图1所示，本实施例视频字符叠加电路包括行场同步分离电路，行场同步分离电路的输入端接入视频信号，行场同步分离电路的输出端连接有字符叠加电路，字符叠加电路的输出端连接有逻辑电路，逻辑电路的输出端连接有电平调理电路，电平调理电路的输出端还连接视频信号，电平调理电路的输出端为本视频字符叠加电路输出端。
[0025]具体的，请参考如图2所示，本实施例中字符叠加电路采用字符叠加芯片U1，如采用NEC6543型号的字符叠加芯片(考虑到实际应用，芯片的管脚并未完全示出)，或者采用MB90092芯片，并通过合理设置电路亦可。
[0026]本实施例中逻辑电路包括第一三态逻辑门电路U2A、第二三态逻辑门电路U2B及第三三态逻辑门电路U2，第一三态逻辑门电路U2A的第一输入端和第二输入端连接字符叠加芯片U1，第一三态逻辑门电路U2A的输出端连接电平调理电路，第二三态逻辑门电路U2B的第一输入端连接字符叠加电路，第二三态逻辑门电路U2B的第二输入端接地，第二三态逻辑门电路U2B的输出端连接电平调理电路，第三三态逻辑门电路U2C的第一输入端连接字符叠加电路，第三三态逻辑门电路U2C的第二输入端接地，第三三态逻辑门电路U2C的输出端连接电平调理电路，本实施例中逻辑电路为TTL三态门电路或者CMOS三态门电路，TTL三态门电路或者CMOS三态门电路的具体类型和接法可以根据不同情况进行相应调整实现，TTL三态门电路或者CMOS三态门电路具有更高的稳定性，即使在电缆