电平、低电平、高电平到低电平的跳变信号、低电平到高电平的跳变信号。
[0056]所述控制端电路包括:编译码器和微控制单元C0DEC/MCU和第二逻辑电路；其中，图中2，用编译码器/微控制单元C0DEC/MCU代替编译码器。
[0057]所述第二逻辑电路的输入端与所述第一逻辑电路的输出端连接；所述第二逻辑电路的输出端与所述编译码器的控制端(可以为GP10通用输入/输出口)连接；
[0058]所述第二逻辑电路用于，根据所述状态信号，给所述编译码器发送控制信号，以控制所述编译码器进行相应的处理，来降低所述开关的通断瞬间的爆破声噪音。
[0059]也就是说，图2为加入POP抑制电路后的系统框图，相比于图1的原始框图，增加了两个逻辑控制电路，两个逻辑控制电路的主要作用分别为:
[0060]第一逻辑控制电路:当SW开关时产生不同的电平，告知逻辑控制电路B串接的开关的状态；
[0061]第二逻辑控制电路:根据耳机端传来的MIC开关的状态，协同Codec进行相应的静音处理，以解决POP噪音。
[0062]所述第二逻辑电路具体为:
[0063]当所述状态信号表示所述开关从闭合状态跳转到断开状态时，给所述编译码器发送第一控制信号，以控制所述编译码器进行静音处理；
[0064]当所述状态信号表示所述开关处于断开状态时，给所述编译码器发送第二控制信号，以控制编译码器进行静音处理；
[0065]当所述状态信号表示所述开关从断开状态跳转到闭合状态时，给所述编译码器发送第三控制信号，以控制所述编译码器在预定时间后停止静音处理；
[0066]当所述状态信号表示所述开关处于闭合状态时，给所述编译码器发送第四控制信号，以控制所述编译码器保持解除静音处理状态。
[0067]上述实施例中，针对开关串接于麦克风回路的电路，将第一逻辑电路与开关进行并联，后续中，根据第一逻辑电路输出的电平，控制所述编译码器进行相应的处理，当所述第一逻辑电路输出的电平表示所述开关从闭合状态跳转到断开状态时，控制所述编译码器进行静音处理；当所述第一逻辑电路输出的电平表示所述开关从断开状态跳转到闭合状态时，控制所述编译码器在预定时间后停止静音处理，从而降低了开关的通断瞬间的爆破声噪音。
[0068]上述实施例为一种串联型麦克风MIC开关在通断瞬间产生的爆破POP噪音的抑制电路，针对MIC信号上串接开关的方式进行了缺陷弥补，有效地抑制了因此而产生的POP音，使得这种具有成本优势且简单直接的MIC开关控制设计有更好的可行性。
[0069]本实用新型中的逻辑电路可以采用M0S管、三极管等开关类器件实现。图3中，逻辑电路通过M0S管实现；图4中的逻辑电路通过三极管实现。以下分别说明。为了便于解析，图3和图4中将耳机端和控制端电路整合为一体。
[0070]在一个实施例中，如图3所示，所述第一逻辑电路包括:第一 M0S管Q1、第一电阻R1以及第二电阻R2;
[0071]所述第一电阻R1的第一端与所述麦克风的第一端(麦克风的第一端连接图3中的MIC信号，第二端连接MIC_GND信号)连接；所述第一电阻R1的第二端与所述第一 MOS管Q1的栅极连接；
[0072]所述第二电阻R2的第一端与所述开关SW1的第二端连接；所述第二电阻R2的第二端与所述第一 M0S管Q1的源极连接；所述第一 M0S管Q1的漏极接地；
[0073]所述第一电阻R1的第一端作为所述第一逻辑电路的输入端，所述第二电阻R1的第一端作为所述第一逻辑电路的输出端。
[0074]所述第二逻辑电路包括:第三电阻R3、第四电阻R4、第五电阻R5以及第二 M0S管Q2 ；
[0075]所述第三电阻R3的第一端分别连接麦克风偏置电压信号MICBIAS和所述第一逻辑电路的输出端；所述第三电阻R3的第二端分别连接第二 M0S管Q2的栅极和所述第四电阻R4的第一端；所述第四电阻R4的第二端接地；
[0076]所述第二 M0S管Q2的源极接地；所述第二 M0S管Q2的漏极通过第五电阻与所述第二逻辑电路的供电电压连接；
[0077]所述第三电阻R3的第一端为所述第二逻辑电路的输入端，所述第二 M0S管Q2的漏极为所述第二逻辑电路的输出端。
[0078]也就是说，图3中，MIC信号为麦克风的输出，位于耳机端电路；
[0079]MICBIAS为麦克风的偏执电压，位于控制端电路；
[0080]MIC_INPUT管脚为MIC信号将麦克风的音频信号输入MCU/Codec (微控制单元/编译码器)的端口，位于控制端电路；
[0081]ΡΙΝ_Ι0为MCU/Codec的GP10 (通用输入/输出)口，位于控制端电路。
[0082]电路工作原理如下:
[0083]当开关SW1从闭合到断开时，第一 M0S管Q1导通，第二 M0S管Q2断开，PIN8输出信号跳转到高电平信号，来控制编译码器Codec执行静音MUTE，保持信道关闭；也就是说，第一 M0S管Q1输出的状态信号表示所述开关从闭合状态跳转到断开状态时，给所述编译码器发送第一控制信号，以控制所述编译码器进行静音处理；
[0084]当所述状态信号表示所述开关处于断开状态时，给所述编译码器发送第二控制信号，以控制编译码器进行静音处理；也就是说，当开关SW1处于断开状态时，第一 M0S管Q1处于导通状态，第二 M0S管Q2处于断开状态，PIN8输出信号为高电平信号，来控制编译码器Codec执行静音MUTE，保持信道关闭；
[0085]当所述状态信号表示所述开关从断开状态跳转到闭合状态时，给所述编译码器发送第三控制信号，以控制所述编译码器在预定时间后停止静音处理；也就是说，当开关SW1从断开到闭合时，第一 M0S管Q1断开，第二 M0S管Q2导通，PIN8输出的信号跳转到低电平信号，控制编译码器Codec进行一定时间延时后，解除静音处理，从而避免POP的产生。
[0086]当所述状态信号表示所述开关处于闭合状态时，给所述编译码器发送第四控制信号，以控制所述编译码器保持停止静音处理状态。也就是说，当开关SW1处于闭合状态时，第一 M0S管Q1处于断开状态，第二 M0S管Q2处于导通状态，PIN8输出的信号为低电平信号，控制编译码器Codec处于解除静音处理状态，从而避免POP爆炸音的产生。
[0087]为了消除电磁干扰，如图3所示，所述第一逻辑电路还包括:第一磁珠L1、第二磁珠L2、第三磁珠L3以及压敏电阻V2 ;
[0088]所述第二磁珠L2的第一端与所述第二电阻R2的第一端连接；所述第二磁珠L2的第二端分别与所述压敏电阻V2的第一端和所述第一磁珠L1的第一端连接；所述压敏电阻V2的第二端接地；所述麦克风MIC的第二端通过所述第三磁珠L3接地；
[0089]所述第二电阻R2的第一端作为所述第一逻辑电路的输出端具体为:通过所述第一磁珠L2的第二端作为所述第一逻辑电路的输出端。
[0090]为了消除电磁干扰，如图3所示，所述第二逻辑电路还可以包括:第六电阻R14和电容C29 ;
[0091]所述电容C29的第一端分别连接麦克风偏置电压信号MICBIAS和所述第一逻辑电路的输出端；所述电容C29的第二端与所述第六电阻R14的第一端连接；所述第六电阻R14的第二端连接所述编译码器CODEC的麦克风信号输入端，也就是说，所述第六电阻R14的第二端输出MLCL信号。
[0092]为了使得信号更加稳定，如图3所示，所述第二逻辑电路还包括:
[0093]第七电阻R12;
[0094]所述电容C29的第一端连接麦克风偏置电压信号MICBIAS具体为:所述电容C29的第一端通过所述第七电阻R12连接麦克风偏置电压信号MICBIAS ;
[0095]所述第三电阻R3的第一端连接麦克风偏置电压信号MICBIAS具体为:所述第三电阻R3的第一端通过所述第七电阻R12连接麦克风偏置电压信号MICBIAS。
[0096]在一个实施例中，如图4所示，所述第一逻辑电路包括:第一三极管Q1、第一电阻R1以及第二电阻R2;
[0097]所述第一电阻R1的第一端与所述麦克风MIC的第一端连接；所述第一电阻R1的第二端与所述第一三极管Q1的基极连接；
[0098]所述第二电阻R2的第一端与所述开关SW1的第二端连接；所述第二电阻R2的第二端与所述第一三极管Q1的发射极连接；所述第一三极管Q1的集电极接地；
[0099]所述第一电阻R1的第一端作为所述第一逻辑电路的输入端，所述第二电阻R2的第一端作为所述第一逻辑电路的输出端。
[0100]所述第二逻辑电路包括:第三电阻R3、第四电阻R4、第五电阻R5以及第二三极管Q2 ；
[0101]所述第