Vga图像存储及读取综合控制装置的制造方法
【专利摘要】一种VGA图像存储及读取综合控制装置,它具有对电路进行控制的FPGA电路；VGA图像存储及读取电路，该电路与FPGA电路相连；控制电路，该电路与FPGA电路相连；PCI电路，该电路的输出端接FPGA电路的输入端；Flash电路，该电路与FPGA电路相连。该装置设计合理、电路简单、集成度高、外围元件少、具有PCI接口便于与外围设备高速传输数据、数据处理速度快、可在线调试，可应用于实验室VGA图像存储及读取装置。
【专利说明】
VGA图像存储及读取综合控制装置
技术领域
[0001]本实用新型属于图像通信设备或装置技术领域，具体涉及到VGA图像存储及读取综合控制装置。
【背景技术】
[0002]VGA图像多用在监控，显示领域，在学生的学习中，也经常要用到VGA图像。目前，学校开设了相关专业课。VGA图像存储及读取控制信号采集实验平台，主要存在以下几种:1.基于单片机的VGA图像存储及读取控制信号实验平台；2.基于处理器的VGA图像存储及读取控制信号实验平台；3.基于CPLD的VGA图像存储及读取控制信号实验平台等。但这些设备存在以下不足:结构尺寸大，携带不方便；电路复杂，每一种平台的功能多，需要元器件较多；设计集成度不够，一个控制终端可以有多种实现电路，未整合;设计成本较高，浪费设计材料，整合电路成本少于独立电路成本和;调试不方便，不能在线调试，需要借助其它手段;电路设计不完善，未能设置一些故障电路，考察学生分析能力；未能激发学生的创新意识、提高学生认识，具有认识的片面性;未能充分锻炼学生实际动手能力；未能锻炼学生综合分析，应用知识的能力。
【发明内容】
[0003]本实用新型所要解决的技术问题在于克服上述VGA图像存储及读取控制装置的不足，提供一种设计合理、电路简单、集成度高、外围元件少、具有PCI接口便于与外围设备高速传输数据、数据处理速度快、可在线调试的VGA图像存储及读取综合控制装置。
[0004]解决上述技术问题采用的技术方案是:它具有:对电路进行控制的FPGA电路;VGA图像存储及读取电路，该电路与FPGA电路相连;控制电路，该电路与FPGA电路相连;PCI电路，该电路的输出端接FPGA电路的输入端;Flash电路，该电路与FPGA电路相连。
[0005]本实用新型的FPGA电路为:集成电路U7的B7脚和B9脚接PCI电路、A12脚通过电阻R13接3V电源并接开关SI的一端、L4脚通过电阻R14接3V电源并接开关S2的一端、L2脚通过电阻R15接3V电源并接开关S3的一端、J16脚接晶振Y2的输出端、R12脚和T13脚接Flash电路，集成电路U7的Ml 3脚、J5脚、LI 3脚、H4脚、G5脚、K12脚、J13脚、Fl脚、GI脚、F2脚、G2脚、H5脚依次接连接器J2的3脚?14脚，集成电路U7的C15脚、B8脚、H6脚、JlO脚、K6脚、N12脚、M12脚、L14 脚、P14 脚、M14 脚、N14 脚、C14 脚、D13 脚、E14 脚、D14 脚、P16 脚、N15 脚、N16 脚、M15 脚、Ml 6脚、P15脚、LI 5脚、LI 6脚、K16脚、Hl 2脚、J12脚、G16脚、G15脚、Fl 5脚、Fl 6脚、J11 脚、Hl I脚、Gl 3脚、Hl 3脚、D15脚、R3脚、T3脚、P5脚、P4脚接VGA图像存储及读取电路，集成电路U7的N8脚、T7脚、R7脚、L7脚、L8脚、T8脚、R8脚、T9脚、N9脚、NlO脚、Tl I 脚、Rl I 脚、Pl I 脚、L9脚、LI O脚、R10脚接控制电路，集成电路U7的J7脚、HlO脚、H7脚、G9脚、Fl I脚、L6脚接1.2V电源，集成电路U7的M5脚、E12脚接A1.2V电源，集成电路U7的T15脚、T2脚、PlO脚、P7脚、MlO脚、M7脚、Rl 6脚、K14脚、Gl 4脚、B16脚、E1脚、E7脚、C1脚、C7脚、Al 5脚、A2脚、Rl 脚、K3脚、G3脚、BI 脚接3V电源，集成电路U7的地端接地，开关SI?开关S3的另一端接地，晶振Y2的电源端接3V电源、地端接地，连接器J2的I脚接地；集成电路U7的型号为EP2C5F256C6，晶振Y2的型号为JHY50M。
[0006]本实用新型的VGA图像存储及读取电路为:集成电路Ul的71脚?68脚、16脚、10脚、6脚、4脚、2脚依次接连接器Jl的14脚?11脚、9脚、8脚、6脚、5脚、3脚、2脚，集成电路Ul的67脚、66脚、17脚、25脚、24脚、21脚、23脚、22脚依次接集成电路U7的Cl 5脚、H8脚、H6脚、JlO脚、K6脚、N12脚、M12脚、L14脚，集成电路Ul的56脚?63脚依次接集成电路U2的14脚?11脚、4脚?I脚，集成电路UI的44脚?51脚依次接集成电路U4的14脚?11脚、4脚?I脚，集成电路UI的30脚?37脚依次接集成电路U5的14脚?11脚、4脚?I脚，集成电路Ul的78脚通过电阻R2接电容C8的一端、8脚接电容C9的一端、20脚接电容C5的一端、18脚接电容C6的一端，集成电路Ul的52脚、38脚、64脚、26脚接3V电源，集成电路UI的79脚、76脚、74脚、41脚、9脚、5脚、13脚、I脚接1.8V电源，集成电路Ul的7脚、11脚、15脚、65脚、53脚、40脚、39脚、3脚、80脚、77脚、75脚、27脚、72脚、73脚接地，集成电路U2的5脚接集成电路U4和集成电路U5的5脚并通过电阻R3接集成电路U7的G13脚、9脚接集成电路U4和集成电路U5的9脚并通过电阻R4接集成电路U7的H13脚、8脚接集成电路U4和集成电路U5的8脚并通过电阻R6接集成电路U7的D15脚、24脚接集成电路U4和集成电路U5的24脚并通过电阻R5接集成电路U7的R3脚、20脚接集成电路U4和集成电路U5的20脚并通过电阻R7接集成电路U7的T3脚、21脚接集成电路U4和集成电路U5的21脚并通过电阻R8接集成电路U7的P5脚、22脚接集成电路U4和集成电路U5的22脚并通过电阻R9接集成电路U7的P4脚、19脚接电容Cl的一端、1脚接3V电源、6脚和23脚接地，集成电路U2的15脚?18脚、25脚?28脚依次接集成电路U7的P14脚、Ml 4脚、NI 4脚、Cl 4脚、D13脚、E14脚、D14脚、P16脚，集成电路U4的1脚接3V电源、6脚和23脚接地、19脚接电容C7的一端，集成电路U4的15脚?18脚、25脚?28脚依次接集成电路U7的N15脚、N16脚、M15脚、M16脚、P15脚、L15脚、L16脚、K16脚，集成电路U510脚接3V电源、6脚和23脚接地、19脚接电容ClO的一端，集成电路U5的15脚?18脚、25脚?28脚依次接集成电路U7的H12脚、J12脚、G16脚、G15脚、F15脚、F16脚、Jll脚、Hll脚，电容Cl、电容C5?电容C7、电容C9、电容ClO的另一端接地，电容C8的另一端接A3V电源，连接器JI的1脚、7脚、4脚、I脚接地;集成电路Ul的型号为AD9984A，集成电路U2、集成电路U4、集成电路U5的型号为AL422B。
[0007]由于本实用新型采用当按下开关SI，开关S2和开关S3断开，控制电路进行VGA图像存储及读取；当按下开关S2，开关SI和开关S3断开，PCI电路进行VGA图像存储及读取；当按下开关S3，开关SI和开关S2断开，FPGA电路进行VGA图像存储及读取，本装置电路简单、外围元器件少、集成度高、将不同的平台整合在一起、配套调整方便，电路采用多种控制手段，方便、快捷，实验功能性强，设计灵活可引导学生发散思维，外围元件少、具有PCI接口便于与外围设备高速传输数据、数据处理速度快、可在线调试，可应用于实验室VGA图像存储及读取装置。
【附图说明】
[0008]图1是本实用新型电气原理方框图。
[0009]图2是图1中FPGA电路和Flash电路的电子线路原理图。
[0010]图3是图1中PCI电路的电子线路原理图。
[0011]图4是图1中VGA图像存储及读取电路和控制电路的电子线路原理图。
【具体实施方式】
[0012]下面结合附图和实施例对本实用新型做进一步详细说明，但本实用新型不限于这些实施例。
[0013]实施例1
[0014]在图1中，本实用新型VGA图像存储及读取综合控制装置由FPGA电路、Flash电路、PCI电路、VGA图像存储及读取电路、控制电路连接构成，VGA图像存储及读取电路与FPGA电路相连，控制电路与FPGA电路相连，PCI电路的输出端接FPGA电路的输入端，Flash电路与FPGA电路相连。
[0015]在图2中，本实施例的FPGA电路由集成电路U7、电阻R13?电阻R15、开关SI?开关S3、晶振Y2、连接器J2连接构成，集成电路U7的型号为EP2C5F256C6，晶振Y2的型号为JHY50M。集成电路U7的B7脚和B9脚接PCI电路、A12脚通过电阻R13接3V电源并接开关SI的一端、L4脚通过电阻R14接3V电源并接开关S2的一端、L2脚通过电阻R15接3V电源并接开关S3的一端、J16脚接晶振Y2的输出端、R12脚和T13脚接Flash电路，集成电路U7的M13脚、J5脚、L13脚、H4脚、G5脚、K12脚、J13脚、Fl脚、Gl脚、F2脚、G2脚、H5脚依次接连接器J2的3脚?14脚，集成电路U7的C15脚、B8脚、H6脚、JlO脚、K6脚、N12脚、M12脚、L14脚、P14脚、M14脚、N14脚、C14 脚、D13 脚、E14 脚、D14 脚、P16 脚、N15 脚、N16 脚、M15 脚、M16 脚、P15 脚、L15 脚、L16 脚、K16 脚、H12 脚、J12 脚、G16 脚、G15 脚、F15 脚、F16 脚、Jll 脚、Hll 脚、G13 脚、H13 脚、D15 脚、R3 脚、T3脚、P5脚、P4脚接VGA图像存储及读取电路，集成电路U7的N8脚、T7脚、R7脚、L7脚、L8脚、T8脚、R8脚、T9脚、N9脚、NlO脚、Tll脚、Rll脚、Pll脚、L9脚、LlO脚、RlO脚接控制电路，集成电路U7的J7脚、HlO脚、H7脚、G9脚、Fll脚、L6脚接1.2V电源，集成电路U7的M5脚、E12脚接Al.2V电源，集成电路U7的T15脚、T2脚、PlO脚、P7脚、MlO脚、M7脚、R16脚、K14脚、G14脚、B16脚、ElO脚、E7脚、ClO脚、C7脚、A15脚、A2脚、Rl脚、K3脚、G3脚、BI脚接3V电源，集成电路U7的地端接地，开关SI?开关S3的另一端接地，晶振Y2的电源端接3V电源、地端接地，连接器J2的I脚接地。
[0016]在图2中，本实施例的Flash电路由集成电路U6构成，集成电路U6的型号为AT24LC16。集成电路U6的5脚接集成电路U7的R12脚、6脚接集成电路U7的T13脚、8脚接3V电源、7脚和4脚?I脚接地。
[0017]在图3中，本实施例的PCI电路由集成电路U8、集成电路U9、电阻RlO?电阻R12、电容C11、电容C12、晶振X1、连接器J3连接构成，集成电路U8的型号为CH353L、集成电路U9的型号为AT24C02。集成电路U8的83脚?90脚、93脚?96脚、5脚?8脚、17脚?22脚、30脚?40脚、92脚和91脚、9脚、16脚、32脚、15脚、12脚?14脚、82脚、81脚依次接连接器J3的66脚、65脚、31脚、64脚、30脚?23脚、56脚、22脚、55脚、46脚、45脚、11脚、44脚、10脚、9脚、42脚、8脚、41脚、6脚、39脚、5脚、38脚、4脚、37脚、3脚、2脚、61脚、21脚、12脚、7脚、13脚、53脚、50脚、16脚、19脚、58脚，集成电路U8的10脚通过电阻Rll接3V电源并接连接器J3的54脚、41脚接集成电路U7的B7脚、44脚接集成电路U7的B9脚、71脚接集成电路U9的5脚、11脚接集成电路U9的6脚、24脚通过电阻RlO接3V电源、54脚接晶振Xl的一端并接电容Cl I的一端、55脚接晶振Xl的另一端并接电容C12的一端，集成电路U8的23脚、32脚、77脚、97脚、98脚接3V电源，集成电路U8的I脚、4脚、26脚、28脚、53脚、73脚接地，集成电路U9的8脚接3V电源、7脚和I脚?4脚接地，电容Cll、电容C12的另一端接地，连接器J3的15脚通过电阻R12接3V电源、17脚和51脚接3V电源、36脚接连接器J3的43脚、67脚、I脚、34脚、35脚、68脚接地。
[0018]在图4中，本实施例的VGA图像存储及读取电路由集成电路Ul、集成电路U2、集成电路U4、集成电路U5、电阻R2?电阻R9、电容Cl、电容C5?电容C10、连接器Jl连接构成，集成电路Ul的型号为AD9984A，集成电路U2、集成电路U4、集成电路U5的型号为AL422B，集成电路Ul的71脚?68脚、16脚、1脚、6脚、4脚、2脚依次接连接器JI的14脚?11脚、9脚、8脚、6脚、5脚、3脚、2脚，集成电路Ul的67脚、66脚、17脚、25脚、24脚、21脚、23脚、22脚依次接集成电路U7的C15脚、H8脚、H6脚、JlO脚、K6脚、N12脚、M12脚、L14脚，集成电路Ul的56脚?63脚依次接集成电路U2的14脚?11脚、4脚?I脚，集成电路Ul的44脚?51脚依次接集成电路U4的14脚?11脚、4脚?I脚，集成电路UI的30脚?37脚依次接集成电路U5的14脚?11脚、4脚?I脚，集成电路Ul的78脚通过电阻R2接电容C8的一端、8脚接电容C9的一端、20脚接电容C5的一端、18脚接电容C6的一端，集成电路Ul的52脚、38脚、64脚、26脚接3V电源，集成电路Ul的79脚、76脚、74脚、41脚、9脚、5脚、13脚、I脚接1.8V电源，集成电路Ul的7脚、11脚、15脚、65脚、53脚、40脚、39脚、3脚、80脚、77脚、75脚、27脚、72脚、73脚接地，集成电路U2的5脚接集成电路U4和集成电路U5的5脚并通过电阻R3接集成电路U7的G13脚、9脚接集成电路U4和集成电路U5的9脚并通过电阻R4接集成电路U7的H13脚、8脚接集成电路U4和集成电路U5的8脚并通过电阻R6接集成电路U7的D15脚、24脚接集成电路U4和集成电路U5的24脚并通过电阻R5接集成电路U7的R3脚、20脚接集成电路U4和集成电路U5的20脚并通过电阻R7接集成电路U7的T3脚、21脚接集成电路U4和集成电路U5的21脚并通过电阻R8接集成电路U7的P5脚、22脚接集成电路U4和集成电路U5的22脚并通过电阻R9接集成电路U7的P4脚、19脚接电容Cl的一端、10脚接3V电源、6脚和23脚接地，集成电路U2的15脚?18脚、25脚?28脚依次接集成电路U7的P14脚、M14脚、N14脚、C14脚、D13脚、E14脚、D14脚、P16脚，集成电路U4的10脚接3V电源、6脚和23脚接地、19脚接电容C7的一端，集成电路U4的15脚?18脚、25脚?28脚依次接集成电路U7的N15脚、N16脚、M15脚、M16脚、P15脚、L15脚、L16脚、K16脚，集成电路U510脚接3V电源、6脚和23脚接地、19脚接电容ClO的一端，集成电路U5的15脚?18脚、25脚?28脚依次接集成电路U7的Hl2脚、J12脚、Gl6脚、Gl 5脚、F15脚、F16脚、J11脚、Hl I脚，电容C1、电容C5?电容C7、电容C9、电容Cl O的另一端接地，电容C8的另一端接A3V电源，连接器Jl的1脚、7脚、4脚、I脚接地。
[0019]在图4中，本实施例的控制电路由集成电路U3、电阻Rl、电容C2?电容C4、晶振Yl连接构成，集成电路U3的型号为C8051F220。集成电路U2的14脚通过电阻Rl接3V电源并接电容C2的一端、9脚接晶振Yl的一端和电容C3的一端、1脚接晶振Yl的另一端和电容C4的一端、7脚接2.5V电源、11脚和31脚以及11脚接3V电源、32脚、13脚、8脚、5脚、6脚接地，集成电路U2的24脚?21脚、15脚?18脚、40脚?33脚依次接集成电路U7的N8脚、T7脚、R7脚、L7脚、L8脚、T8脚、R8脚、T9脚、N9脚、NlO脚、Tll脚、Rll脚、Pll脚、L9脚、LlO脚、RlO脚，电容C2?电容C4的另一端接地。
[0020]本实用新型的工作原理如下:
[0021]系统上电，电路开始初始化工作。当按下开关SI，开关S2和开关S3断开，控制器电路工作。此时是用控制器进行VGA图像存储及读取控制。控制信号从集成电路U3的24脚?21脚、15脚?18脚输入到集成电路U7，集成电路U7接收到控制数据，并启动VGA采集的控制时序。信号从连接器Jl输入，输出到集成电路Ul的71脚?68脚、14脚、16脚、10脚、6脚、4脚、2脚，经过集成电路Ul的VGA图像变换，VGA图像数据从集成电路Ul的引脚56脚?63脚、44脚?51脚、30脚?37脚输出，存储到集成电路U2、集成电路U4、集成电路U5中；接着，集成电路U7从集成电路U2、集成电路U4、集成电路U5中，读取VGA图像数据，将数据写到集成电路U6中；此后，将图像数据从集成电路U6读出，输出到集成电路U2的40脚?33脚。
[0022]当按下开关S2，开关SI和开关S3断开，PCI电路工作。此时是用PCI电路进行VGA图像存储及读取控制。PCI的控制数据从连接器J3输入，由连接器J3的66脚、65脚、31脚、64脚、30脚?23脚、56脚、22脚、55脚、46脚、45脚、11脚、44脚、10脚、9脚、42脚、8脚、41脚、6脚、39脚、5脚、38脚、4脚、37脚、3脚、2脚输入到集成电路U8，经集成电路U8内部处理，数据从U8的41脚输入到集成电路U7，集成电路U7接收控制数据，启动VGA采集的控制时序。信号从连接器Jl输入，输出到集成电路Ul的71脚?68脚、14脚、16脚、10脚、6脚、4脚、2脚，经过集成电路Ul的VGA图像变换，VGA图像数据从集成电路Ul的56脚?63脚、44脚?51脚、30脚?37脚输出，存储到集成电路U2、集成电路U4、集成电路U5中；接着，集成电路U7从集成电路U2、集成电路U4、集成电路U5中，读取VGA图像数据，将数据写到集成电路U6中；此后，将图像数据从集成电路U6读出，并启动串口的控制逻辑，将VGA图像数据输出到集成电路U8的引脚44，经集成电路U8处理，从连接器J3输出VGA图像数据。
[0023]当按下开关S3，开关SI和开关S2断开，FPGA电路工作。此时是用FPGA电路进行VGA图像存储及读取控制。由集成电路U7内部产生的VGA图像采集的控制逻辑，启动VGA采集的控制时序。信号从连接器Jl输入，输出到集成电路Ul的71脚?68脚、14脚、16脚、10脚、6脚、4脚、2脚，经过集成电路Ul的VGA图像变换，VGA图像数据从集成电路Ul的引脚56脚?63脚、44脚?51脚、30脚?37脚输出，存储到集成电路U2、集成电路U4、集成电路U5中；接着，集成电路U7从集成电路U2、集成电路U4、集成电路U5中，读取VGA图像数据，将数据写到集成电路U6中；此后，将图像数据从集成电路U6读出，完成FPGA图像存储与读取。
【主权项】
1.一种VGA图像存储及读取综合控制装置，其特征在于它具有: 对电路进行控制的FPGA电路； VGA图像存储及读取电路，该电路与FPGA电路相连； 控制电路，该电路与FPGA电路相连； PCI电路，该电路的输出端接FPGA电路的输入端； Flash电路，该电路与FPGA电路相连。2.根据权利要求1所述的VGA图像存储及读取综合控制装置，其特征在于所述的FPGA电路为:集成电路U7的B7脚和B9脚接PCI电路、A12脚通过电阻R13接3V电源并接开关SI的一端、L4脚通过电阻R14接3V电源并接开关S2的一端、L2脚通过电阻R15接3V电源并接开关S3的一端、J16脚接晶振Y2的输出端、R12脚和T13脚接Flash电路，集成电路U7的M13脚、J5脚、L13脚、H4脚、G5脚、K12脚、J13脚、Fl脚、Gl脚、F2脚、G2脚、H5脚依次接连接器J2的3脚?14脚，集成电路U7的C15脚、B8脚、H6脚、JlO脚、K6脚、N12脚、M12脚、L14脚、P14脚、M14脚、N14脚、C14 脚、D13 脚、E14 脚、D14 脚、P16 脚、N15 脚、N16 脚、M15 脚、M16 脚、P15 脚、L15 脚、L16 脚、K16 脚、H12 脚、J12 脚、G16 脚、G15 脚、F15 脚、F16 脚、Jll 脚、Hll 脚、G13 脚、H13 脚、D15 脚、R3 脚、T3脚、P5脚、P4脚接VGA图像存储及读取电路，集成电路U7的N8脚、T7脚、R7脚、L7脚、L8脚、T8脚、R8脚、T9脚、N9脚、NlO脚、Tll脚、Rll脚、Pll脚、L9脚、LlO脚、RlO脚接控制电路，集成电路U7的J7脚、HlO脚、H7脚、G9脚、Fll脚、L6脚接1.2V电源，集成电路U7的M5脚、E12脚接Al.2V电源，集成电路U7的T15脚、T2脚、PlO脚、P7脚、MlO脚、M7脚、R16脚、K14脚、G14脚、B16脚、ElO脚、E7脚、ClO脚、C7脚、A15脚、A2脚、Rl脚、K3脚、G3脚、BI脚接3V电源，集成电路U7的地端接地，开关SI?开关S3的另一端接地，晶振Y2的电源端接3V电源、地端接地，连接器J2的I脚接地;集成电路U7的型号为EP2C5F256C6，晶振Y2的型号为JHY50M。3.根据权利要求1所述的VGA图像存储及读取综合控制装置，其特征在于所述的VGA图像存储及读取电路为:集成电路Ul的71脚?68脚、16脚、10脚、6脚、4脚、2脚依次接连接器Jl的14脚?11脚、9脚、8脚、6脚、5脚、3脚、2脚，集成电路Ul的67脚、66脚、17脚、25脚、24脚、21脚、23脚、22脚依次接集成电路U7的C15脚、H8脚、H6脚、JlO脚、K6脚、N12脚、M12脚、L14脚，集成电路Ul的56脚?63脚依次接集成电路U2的14脚?11脚、4脚?I脚，集成电路UI的44脚?51脚依次接集成电路U4的14脚?11脚、4脚?I脚，集成电路Ul的30脚?37脚依次接集成电路U5的14脚?11脚、4脚?I脚，集成电路Ul的78脚通过电阻R2接电容C8的一端、8脚接电容C9的一端、20脚接电容C5的一端、18脚接电容C6的一端，集成电路Ul的52脚、38脚、64脚、26脚接3V电源，集成电路Ul的79脚、76脚、74脚、41脚、9脚、5脚、13脚、I脚接1.8V电源，集成电路Ul的7脚、11脚、15脚、65脚、53脚、40脚、39脚、3脚、80脚、77脚、75脚、27脚、72脚、73脚接地，集成电路U2的5脚接集成电路U4和集成电路U5的5脚并通过电阻R3接集成电路U7的G13脚、9脚接集成电路U4和集成电路U5的9脚并通过电阻R4接集成电路U7的H13脚、8脚接集成电路U4和集成电路U5的8脚并通过电阻R6接集成电路U7的D15脚、24脚接集成电路U4和集成电路U5的24脚并通过电阻R5接集成电路U7的R3脚、20脚接集成电路U4和集成电路U5的20脚并通过电阻R7接集成电路U7的T3脚、21脚接集成电路U4和集成电路U5的21脚并通过电阻R8接集成电路U7的P5脚、22脚接集成电路U4和集成电路U5的22脚并通过电阻R9接集成电路U7的P4脚、19脚接电容Cl的一端、10脚接3V电源、6脚和23脚接地，集成电路U2的15脚?18脚、25脚?28脚依次接集成电路U7的P14脚、M14脚、N14脚、C14脚、D13脚、E14脚、D14脚、P16脚，集成电路U4的10脚接3V电源、6脚和23脚接地、19脚接电容C7的一端，集成电路U4的15脚?18脚、25脚?28脚依次接集成电路U7的N15脚、N16脚、M15脚、M16脚、P15脚、L15脚、L16脚、K16脚，集成电路U510脚接3V电源、6脚和23脚接地、19脚接电容Cl O的一端，集成电路U5的15脚?18脚、25脚?28脚依次接集成电路U7的H12脚、J12脚、G16脚、G15脚、F15脚、F16脚、Jll脚、Hll脚，电容Cl、电容C5?电容C7、电容C9、电容ClO的另一端接地，电容C8的另一端接A3V电源，连接器Jl的10脚、7脚、4脚、I脚接地;集成电路Ul的型号为AD9984A，集成电路U2、集成电路U4、集成电路U5的型号为AL422B。
【文档编号】H04N7/18GK205596240SQ201620301715
【公开日】2016年9月21日
【申请日】2016年4月12日
【发明人】王彦军, 刘树敏, 高万芳
【申请人】榆林学院