专利名称：印制电路板叠孔结构的制作方法
技术领域：
本实用新型涉及一种印制电路板，更具体地说涉及一种印制电路板叠孔结构。
背景技术：
伴随着现代电子产品向“轻、薄、小、多功能化”发展、电子器件的高集成化，互连技术从通孔插件(THT)技术向表面安装(SMT)技术和芯片安装(CMT)技术发展，加速了高密度(HDI)印制电路技术的开发。高密度印制板加工既包含了常规的单面板/双面/多层板加工技术，还包含了微小(小于0. Imm)的埋孔(BTH)/盲孔(BVH)的加工技术、精细线路(0. 02-0. IOmm)制作技术、电性能指标和可靠性检测技术。上述诸多新工艺、新材料的应用技术、需要对高密度印制电路技术加深了解，重新学习、实践、创新、推进PCB技术的进步。电子产品要求“轻、薄、小、多功能化”，这推进了 IC器件的高集成化1/0(输入输出)数的扩展。而有限的表面布线空间受到限制，则推进了常规印制板加工从单面向双面或多层板方向发展。但是，层数增加、板厚增加、重量增加、贯通孔(TH)增多，不仅给布线设计带来困难，同时造成印制板的加工成本急剧上升、周期长、成品合格率低等一系列问题。 因此，印制板布线设计开始另辟思路，采用埋/盲孔实现布线层网互连。这样既满足了布线设计要求，又减小了表面贯通孔数量，使得布线层减少、板厚减少、互连可靠性提高、成本降低，这就是高密度印制板。针对不同设计要求，选用不同材料、不同加工技术，以适应多层高密度印制板加工。这打破了常规印制板的加工流程，开创了印制板设计和加工的新思路，给印制板企业带来了新的技术开发和产品开发机遇，因此这一次新的加工技术革命吸引了印制板行业的关注，并且高密度印制板加工必将成主流技术。下面介绍一下高密度印制板的相关标准1、主要技术指标线宽(L)/间距(S) 0. 02-0. IOmm通孔直径(VIA):0. 05-0. IOmm焊盘直径(PAD):0. 10-0. 30謹绝缘层厚度0.03-0. IOmm布线层数6-20层2、按结构分类共计6种1型1[C]0或1[C]1 从表面到另一表面仅有贯通孔2型1 [C] 0或1 [C] 1 芯板和表面层有埋/盲孔3型2[C]0 芯板和表面有埋/盲孔贯通孔4型1[P]0 没有电气贯通5型2[X]2 无芯板，层间用埋/盲孔互连6 型叠层结构(Alternal construction)[0020]3、相关标准设计标准IPC_2225单芯和多芯片封装印制板设计标准；IPC_22^高密度互连基板设计标准。材料标准IPC_4104高密度结构和微通孔材料性能和鉴定。成品标准IPC_6015单芯和多芯片封装印制板性能规范；IPC-6016高密度印制板性能要求规范。4、通孔结构(I)VOI (VIA on IVH)结构在层间通孔(IVH)上布设通孔(VIA)，即在IVH的引出线上布设VIA，呈螺旋形通孔(Sprial VIA)结构，或直接在IVA上布设通孔.(2) VOV (VIA on VIA)结构直接在VIA上布设VIA，呈现叠加形状，VOV布设方式比VOI结构可减小布线层数， 可进行更高密度布线设计。(3) VIV (VIA in VIA)新设计的通孔结构，现定义为孔中孔VIV(VIA in VIA)结构，并开发出其生产制造流程。此设计即是在原内层埋孔的位置上增加过孔，在此基础上仍可完成VOI和VOV的结构设计。其生产制造过程需要解决钻孔对位精度、孔径补偿及电镀补偿控制、树脂填孔等技术难点，才能得以实现。
发明内容本实用新型所要解决的技术问题是提供一种印制电路板叠孔结构，这种印制电路板叠孔结构可以有效降低外层的布线面积。采用的技术方案如下一种印制电路板叠孔结构，其特征在于从上到下依次包括第一导电层、第一半固化片、第二导电层、绝缘层、第三导电层、第二半固化片、第四导电层；所述第二导电层与第三导电层之间设有外电镀孔，外电镀孔上端连接第二导电层，外电镀孔下端穿过绝缘层连接第三导电层；所述第一导电层与第四导电层之间设有内电镀孔，所述内电镀孔位于外电镀孔内，内电镀孔上端连接第一导电层，内电镀孔下端连接第四导电层。所述外电镀孔内侧壁与内电镀孔外侧壁之间还设有第三半固化片层，第三半固化片层上端连接第一半固化片，第三半固化片层下端连接第二半固化片。第三半固化片层呈圆环状，将外电镀孔内侧壁与内电镀孔外侧壁之间的空隙填满。本实用新型对照现有技术的有益效果是，由于外电镀孔采用半固化片填孔后，在外层使用二次钻孔工艺形成二阶以上的串叠通孔，可以降低外层布线面积约20%，而板件制造加工成本却无增加，各项可靠性测试均符合IPC标准。
附图是本实用新型优选实施例的结构示意图。
具体实施方式
如附图所示，本优选实施例中的印制电路板叠孔结构，从上到下依次包括第一导电层1、第一半固化片2、第二导电层3、绝缘层4、第三导电层5、第二半固化片10、第四导电层6 ；所述第二导电层3与第三导电层5之间设有外电镀孔8，外电镀孔8上端连接第二导电层3，外电镀孔8下端穿过绝缘层4连接第三导电层5 ；所述第一导电层1与第四导电层 6之间设有内电镀孔9，所述内电镀孔9位于外电镀孔8内，内电镀孔9上端连接第一导电层1，内电镀孔9下端连接第四导电层6。所述外电镀孔8内侧壁与内电镀孔9外侧壁之间还设有第三半固化片层7，第三半固化片层7上端连接第一半固化片2，第三半固化片层7下端连接第二半固化片10。第三半固化片层7呈圆环状，将外电镀孔8内侧壁与内电镀孔9外侧壁之间的空隙填满。下面简单介绍一下上述印制电路板叠孔结构的加工步骤1、将第二导电层3、绝缘层4、第三导电层5制成芯板；2、对芯板进行钻孔，形成外孔；3、对外孔进行电镀，制成外电镀孔8 ；4、将第一导电层1、第一半固化片2、芯板(包括第二导电层3、绝缘层4、第三导电层5)、第二半固化片10、第四导电层6进行压合，制成四层板；5、将压合好的四层板进行钻孔形成内孔；6、对内孔进行电镀，制成内电镀孔9。由于采用了新型的VIV工艺，上述步骤4中，对外电镀孔8采用半固化片填孔后， 在外电镀孔8内使用二次钻孔工艺形成二阶以上的串叠通孔VIV。经过分析，采用新VIV工艺可以降低外层布线面积约20 %，而板件制造加工成本却无增加。而可靠性结论方面，采用上述步骤加工出来的VIV测试板件在热冲击*10S*6Cycles)测试均未发现爆板分层，而串孔耐电压和耐CAF全部通过测试。经过(-65°C 15Min/+125°C 15Min)500个循环测试后孔电阻变化率均小于10%，VIV测试板件各项可靠性测试均符合IPC标准。以上所述仅为本实用新型的较佳实施例，并非用来限定本实用新型的实施范围； 即凡依本实用新型的权利要求范围所做的等同变换，均为本实用新型权利要求范围所覆盖。
权利要求1.一种印制电路板叠孔结构，其特征在于从上到下依次包括第一导电层、第一半固化片、第二导电层、绝缘层、第三导电层、第二半固化片、第四导电层；所述第二导电层与第三导电层之间设有外电镀孔，外电镀孔上端连接第二导电层，外电镀孔下端穿过绝缘层连接第三导电层；所述第一导电层与第四导电层之间设有内电镀孔，所述内电镀孔位于外电镀孔内，内电镀孔上端连接第一导电层，内电镀孔下端连接第四导电层。
2.如权利要求1所述的印制电路板叠孔结构，其特征在于所述外电镀孔内侧壁与内电镀孔外侧壁之间还设有第三半固化片层，第三半固化片层上端连接第一半固化片，第三半固化片层下端连接第二半固化片。
专利摘要一种印制电路板叠孔结构，其特征在于从上到下依次包括第一导电层、第一半固化片、第二导电层、绝缘层、第三导电层、第二半固化片、第四导电层；所述第二导电层与第三导电层之间设有外电镀孔，外电镀孔上端连接第二导电层，外电镀孔下端穿过绝缘层连接第三导电层；所述第一导电层与第四导电层之间设有内电镀孔，所述内电镀孔位于外电镀孔内，内电镀孔上端连接第一导电层，内电镀孔下端连接第四导电层。本实用新型对照现有技术的有益效果是，由于外电镀孔采用内层半固化片填孔后，在外层使用二次钻孔工艺形成二阶以上的串叠通孔，可以降低外层布线面积约20%，而板件制造加工成本却无增加，各项可靠性测试均符合IPC标准。
文档编号H05K1/11GK202183910SQ201120294989
公开日2012年4月4日 申请日期2011年8月15日 优先权日2011年8月15日
发明者何润宏, 刘建生 申请人:汕头超声印制板(二厂)有限公司, 汕头超声印制板公司