专利名称：改进双重通孔刻蚀停止层交叠区通孔刻蚀的方法及其器件的制作方法
技术领域：
本发明涉及半导体制备技术领域，尤其涉及一种改进双重通孔刻蚀停止层交叠区通孔刻蚀的方法以及一种在双重通孔刻蚀停止层交叠区上具有通孔的器件。
背景技术：
随着半导体相关制造工艺的发展以及集成电路芯片按照比例尺寸缩小的趋势，应力工程在半导体工艺和半导体器件性能方面所起的作用越来越明显，应力工程广泛适用于改进晶体管载流子迁移率的半导体器件上。目前，就有一些应用在一些特殊的芯片类型上， 如互补金属氧化物半导体(CMOS，Complementary Metal-Oxide-Semiconductor)器件。通常，在CMOS器件的复杂制备工艺流程中存在各种各样的应力，由于器件尺寸的逐步缩小，而最终留在器件沟道区中的应力对器件的性能有着较大的影响。很多应力对器件的性能是有改善的，不同种类的应力对器件中的载流子(即电子和空穴)迁移率有着不同的影响作用。例如，在CMOS器件沟道方向上张应力对NMOS电子迁移率有益，而压应力对 PMOS空穴迁移率有益。通孔刻蚀停止层(Contact-Etch-Stop-Layer，即CESL)应力工程，是在通孔刻蚀停止层薄膜沉积过程中，通过调整沉积条件，在薄膜内部加入应力(可以是压应力，也可以是张应力)，该应力传导到CMOS器件沟道中，可以对载流子的迁移率产生影响。例如对于 NMOS器件(如图1所示)，当沉积通孔刻蚀停止层薄膜时，通过调整沉积条件，在薄膜内部产生压应力，该应力传导到NMOS器件沟道中，对沟道形成张应力，由于沟道方向上的张应力有助于提高NMOS器件的电子迁移率，所以内部保持压应力的通孔刻蚀停止层，对提高NMOS 器件的电子迁移率有益。由于沟道中的应力会对NMOS和PMOS造成不同的影响，例如，在CMOS器件沟道方向上张应力对NMOS电子迁移率有益，而压应力对PMOS空穴迁移率有益。所以在利用单一通孔刻蚀停止层的应力工程改善一种器件(比如NM0S)的性能的同时，总是要牺牲另一种器件(比如PM0S)的性能。为了改进这种负面的影响，可以采用双重通孔刻蚀停止层工艺。 双重通孔刻蚀停止层工艺的流程如图2a 2d所示。首先沉积一层二氧化硅薄膜，作为去除通孔刻蚀停止层的第一保护薄膜101，接着沉积一层可以在沟道中形成张应力的氮化硅薄膜作为第一通孔刻蚀停止层102 (如图2a)，这对NMOS器件的电子迁移率有提高作用，但对 PMOS器件的空穴迁移率有降低作用。接着采用干刻的方法去除PMOS器件区域的氮化硅薄膜。干刻会在刻蚀到二氧化硅的第一保护薄膜101的时候停止(如图2b)。之后再沉积一层二氧化硅保护薄膜作为第二保护薄膜201，以便在之后的干刻过程中对NMOS区域的氮化硅薄膜进行保护，接下来是沉积一层可以在沟道中形成压应力的氮化硅薄膜作为第二通孔刻蚀停止层202 (如图2c)，这有利于提高PMOS器件的空穴迁移率。最后，利用干刻的方法移除NMOS区域的氮化硅薄膜(如图2d)。最终形成的器件结构中，NMOS沟道中形成张应力， PMOS沟道中形成压应力。双重通孔刻蚀停止层应力工程，即能够提高NMOS器件中的电子迁移率，又能够提高PMOS器件中的空穴迁移率。
在双重通孔刻蚀停止层工艺中，在两种应力的(压应力和张应力)刻蚀停止层的交叠部分会带来后续通孔刻蚀工艺中的问题，如图3a 3b所描述。图3a中，已经完成双重通孔刻蚀停止层工艺，后续的层间绝缘介质4 (一般采用磷硅玻璃，即PSG)沉积和化学机械抛光也已完成。两种不同应力的氮化硅薄膜在一浅沟槽之上的多晶硅上方有交叠。接下来会进行通孔刻蚀工艺。如图3b所示，对于通孔302，由于其位于两种不同应力氮化硅薄膜的交叠区，在进行第二步通孔刻蚀工艺后，通孔只会停在交叠区上面一层二氧化硅保护薄膜之上，这会造成第三步刻蚀无法完全刻穿下层氮化硅薄膜，即图3b中的第一通孔刻蚀停止层102，导致最终通孔302无法完全打开。因此，提供一种能够改进双重通孔刻蚀停止层交叠区通孔刻蚀，并把位于双重通孔刻蚀停止层交叠区域上方的通孔完全打开的方法就显得尤为重要了
发明内容
本发明的目的在具有双重通孔刻蚀停止层交叠区的器件上刻蚀通孔，并把通孔完全打开，以避免现有技术中因为交叠区域过窄而造成的不能完全打开通孔的问题。本发明公开一种改进双通孔刻蚀停止层交叠区通孔刻蚀的方法，提供具有至少一个第一晶体管和至少一个第二晶体管半导体基体；第一保护薄膜，覆盖在所述第一晶体管和第二晶体管上；第一通孔刻蚀停止层，覆盖在所述第一保护薄膜上，所述第一通孔刻蚀停止层位于所述第一晶体管的竖直上方，所述第一通孔刻蚀停止层与所述第二晶体管在竖直方向上无重合区域；第二保护薄膜，覆盖所述第一通孔刻蚀停止层的上表面和侧壁以及第一保护薄膜未被所述第一通孔刻蚀停止层覆盖的部分；第二通孔刻蚀停止层，覆盖在所述第二保护薄膜上，其特征在于，执行如下步骤
刻蚀去除第二通孔刻蚀停止层位于所述第一晶体管竖直方向上方的部分，使第二保护薄膜位于所述第一晶体管竖直方向上方的部分暴露，部分第二通孔刻蚀停止层与部分第一通孔刻蚀停止层在竖直方向的交叠，形成第一通孔刻蚀停止层和第二通孔刻蚀停止层在竖直方向上重合的交叠区域，所述交叠区域位于所述半导体基体的浅沟槽的竖直上方，所述浅沟槽结构的上方设置有多晶硅，所述第一通孔刻蚀停止层和第二通孔刻蚀停止层交叠区域的重合宽度大于后续在所述交叠区域上方刻蚀的通孔的直径；
沉积形成层间绝缘介质覆盖所述第二保护薄膜暴露的部分、所述第二通孔刻蚀停止层剩余部分的上表面和侧壁；
化学机械平坦化所述层间绝缘介质；
在所述层间绝缘介质位于所述交叠区域上方的位置，采用不同的选择比依次刻蚀所述层间绝缘介质、第二通孔刻蚀停止层、第二保护薄膜、第一通孔刻蚀停止层和第一保护薄膜以形成一个所述多晶硅的第一通孔。上述的方法，其中，所述半导体基体上形成有第一有源区或第一多晶硅，所述第一有源区或第一多晶硅与所述第二通孔刻蚀停止层在竖直方向上无重叠，采用不同的选择比依次刻蚀所述层间绝缘介质、第二保护薄膜、第一通孔刻蚀停止层和第一保护薄膜以形成一个接触所述第一有源区或第一多晶硅的第二通孔。上述的方法，其中，所述半导体基体上形成有第二有源区或第二多晶硅，所述第二有源区或第二多晶硅与所述第一通孔刻蚀停止层在竖直方向上无重叠，采用不同的选择比依次刻蚀所述层间绝缘介质、第二通孔刻蚀停止层、第二保护薄膜和第一保护薄膜以形成一个接触所述第二有源区或第二多晶硅的第三通孔。上述的方法， 其中，所述第一保护薄膜和所述第二保护薄膜为二氧化硅。上述的方法，其中，所述第一晶体管为NMOS管，所述第一通孔刻蚀停止层为在 NMOS管沟道内产生张应力的氮化硅薄膜。上述的方法，其中，所述第二晶体管为PMOS管，所述第二通孔刻蚀停止层为在 PMOS管沟道内产生压应力的氮化硅薄膜。上述的方法，其中，所述层间绝缘介质为磷硅玻璃。上述的方法，其中，所述第一通孔的刻蚀包括
第一步，采用高层间绝缘介质/氮化硅选择比的刻蚀方法刻蚀层间绝缘介质，刻蚀首先止于第二通孔刻蚀停止层；
第二步，采用高氮化硅/二氧化硅选择比的刻蚀方法刻穿第二通孔刻蚀停止层，刻蚀止于第二保护薄膜；
第三步，采用高二氧化硅/氮化硅选择比的刻蚀方法刻穿第二保护薄膜，刻蚀止于第一通孔刻蚀停止层；
第四步，采用高氮化硅/二氧化硅选择比的刻蚀方法刻穿第一通孔刻蚀停止层，刻蚀止于第一保护薄膜；
第五步，采用高二氧化硅/硅选择比的刻蚀方法刻穿第一保护薄膜，刻蚀止于多晶硅， 完成刻蚀过程以形成接触多晶硅的第一通孔。上述的方法，其中，所述第二通孔的刻蚀包括
第一步，采用高层间绝缘介质/二氧化硅选择比的刻蚀方法刻蚀层间绝缘介质，刻蚀首先止于第二保护薄膜；
第二步，采用高二氧化硅/氮化硅选择比的刻蚀方法刻穿第二保护薄膜，刻蚀止于第一通孔刻蚀停止层；
第三步，采用高氮化硅/二氧化硅选择比的刻蚀方法刻穿第一通孔刻蚀停止层，刻蚀止于第一保护薄膜；
第四步，采用高二氧化硅/硅选择比的刻蚀方法刻穿第一保护薄膜，刻蚀止于第一有源区或第一多晶硅，完成刻蚀过程以形成接触第一有源区或第一多晶硅的第二通孔。上述的方法，其中，所述第三通孔的刻蚀包括
第一步，采用高层间绝缘介质/氮化硅选择比的刻蚀方法刻蚀层间绝缘介质，刻蚀止于第二通孔刻蚀停止层；
第二步，采用高氮化硅/二氧化硅选择比的刻蚀方法刻穿第二通孔刻蚀停止层，刻蚀止于第二保护薄膜；
第三步，采用二氧化硅/硅选择比的刻蚀方法刻穿第二保护薄膜和第一保护薄膜，刻蚀止于第二有源区或第二多晶硅，完成刻蚀过程以形成接触第二有源区或第二多晶硅的第三通孑L。根据本发明的另一个方面，还公开一种具有双通孔刻蚀停止层以提高载流子迁移速率的CMOS器件，包括具有至少一个第一晶体管和至少一个第二晶体管半导体基体； 第一保护薄膜，覆盖在所述第一晶体管和第二晶体管上；
第一通孔刻蚀停止层，覆盖在所述第一保护薄膜上，所述第一通孔刻蚀停止层位于所述第一晶体管的竖直上方，所述第一通孔刻蚀停止层与所述第二晶体管在竖直方向上无重合区域；
第二保护薄膜，覆盖所述第一通孔刻蚀停止层的上表面和侧壁以及第一保护薄膜未被所述第一通孔刻蚀停止层覆盖的部分；
第二通孔刻蚀停止层，覆盖在所述第二保护薄膜上，所述第二通孔刻蚀停止层位于所述第二晶体管的竖直上方，所述第二通孔刻蚀停止层与所述第一晶体管在竖直方向上无重合区域，所述第二通孔刻蚀停止层和所述第一通孔刻蚀停止层在竖直方向上具有交叠区域，所述交叠区域位于所述半导体基体的浅沟槽的上方；
层间绝缘介质，覆盖在所述第二通孔刻蚀停止层和第二保护薄膜上；
其中，所述半导体基体的浅沟槽的上方具有多晶硅，所述交叠区域位于所述 多晶硅
上；
第一通孔，在竖直方向上与所述交叠区域重合，所述第一通孔的直径小于所述第一通孔刻蚀停止层和第二通孔刻蚀停止层交叠区域的重合宽度，所述第一通孔贯穿所述层间绝缘介质、第二通孔刻蚀停止层、第二保护薄膜、第一通孔刻蚀停止层和第一保护薄膜并接触所述多晶硅。上述的CMOS器件，其中，所述半导体基体上形成有第一有源区或第一多晶硅，所述第一有源区或第一多晶硅与所述第二通孔刻蚀停止层在竖直方向上无重叠，
第二通孔，贯穿所述层间绝缘介质、第二保护薄膜、第一通孔刻蚀停止层和第一保护薄膜并接触所述第一有源区或第一多晶硅。上述的CMOS器件，其中，所述半导体基体上形成有第二有源区或第二多晶硅，所述第二有源区或第二多晶硅与所述第一通孔刻蚀停止层在竖直方向上无重叠；
第三通孔，贯穿所述层间绝缘介质、第二通孔刻蚀停止层、第二保护薄膜和第一保护薄膜并接触所述第二有源区或第二多晶硅。上述的CMOS器件，其中，所述第一保护薄膜和所述第二保护薄膜为二氧化硅。上述的CMOS器件，其中，所述第一晶体管为NMOS管，所述第一通孔刻蚀停止层为在NMOS管沟道内产生张应力的氮化硅薄膜。上述的CMOS器件，其中，所述第二晶体管为PMOS管，所述第二通孔刻蚀停止层为在PMOS管沟道内产生压应力的氮化硅薄膜。上述的CMOS器件，其中，所述层间绝缘介质为磷硅玻璃。本发明通过加宽两种应力的通孔刻蚀停止层的交叠部分，然后在此基础上，分别对位于交叠区的通孔和位于普通区域的通孔进行刻蚀，解决现有技术中具有两种应力的刻蚀停止层的器件中不能完全打开所有通孔的缺陷。
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明及其特征、夕卜形和优点将会变得更明显。在全部附图中相同的标记指示相同的部分。并未刻意按照比例绘制附图，重点在于示出本发明的主旨。在附图中，为清楚明了，放大了部分部件。 图1示出了现有技术中，一种NMOS管上覆盖通孔刻蚀停止层以在沟道内产生张应力的示意图2a示出了现有技术中，一种CMOS器件上覆盖通孔刻蚀停止层以在NMOS管和PMOS 管的沟道内产生张应力的示意图2b示出了现有技术中，，一种CMOS器件中仅在NMOS管上覆盖通孔刻蚀停止层以仅在NMOS管的沟道内产生张应力的示意图2c示出了现有技术中，一种CMOS器件中仅在NMOS管上覆盖通孔刻蚀停止层以仅在 NMOS管在沟道内产生张应力，还另外覆盖一通孔刻蚀停止层以在PMOS管的沟道内产生压应力；
图2d将图2c中用于产生压应力的通孔刻蚀停止层中覆盖在NMOS管上部分去除后的示意图3a示出现有技术中，在半导体中的浅沟槽和两通孔刻蚀停止层交叠区域之间设置有多晶硅的示意图3b示出在现有技术中无法完全打开交叠区域通孔的示意图； 图4a示出根据本发明的，一种在半导体中的浅沟槽具有较宽的两通孔刻蚀停止层交叠区域的示意图4b示出根据本发明的，在非交叠区域刻蚀通孔的示意图； 图4c示出根据本发明的，在加宽的交叠区域刻蚀通孔的示意图。
具体实施例方式以下结合附图及具体实施方式
对本发明进行进一步详细说明。此处所描述的具体实施方式
仅用于解释本发明，并不用于限定本发明的保护范围。结合图2c，参考图4a至图4c所示，本发明所公开一种改进双通孔刻蚀停止层交叠区通孔刻蚀的方法，该方法是用于具有双通孔刻蚀停止层交叠区域的器件加工的，如图2c 所示，所述器件具有至少一个第一晶体管和至少一个第二晶体管半导体基体，优选地，所述第一晶体管为NM0S，第二晶体管为PMOS ；第一保护薄膜101，覆盖在所述第一晶体管和第二晶体管上；第一通孔刻蚀停止层102，覆盖在所述第一保护薄膜101上，所述第一通孔刻蚀停止层102位于所述第一晶体管的竖直上方，所述第一通孔刻蚀停止层102与所述第二晶体管在竖直方向上无重合区域；第二保护薄膜201，覆盖所述第一通孔刻蚀停止层102的上表面和侧壁以及第一保护薄膜101未被所述第一通孔刻蚀停止层102覆盖的部分；第二通孔刻蚀停止层202，覆盖在所述第二保护薄膜201上，结合参考图4a，图4a放大了浅沟槽区域的结构，未示出所述浅沟槽两边的第一晶体管和第二晶体管，本发明方法的特征在于，执行如下步骤
刻蚀去除第二通孔刻蚀停止层202位于所述第一晶体管(图4a中未示出)竖直方向上方的部分，使第二保护薄膜201位于所述第一晶体管竖直方向上方的部分暴露，部分第二通孔刻蚀停止层202与部分第一通孔刻蚀停止层102在竖直方向的交叠，形成第一通孔刻蚀停止层102和第二通孔刻蚀停止层202在竖直方向上重合的交叠区域5，所述交叠区域5 位于所述半导体基体的浅沟槽的竖直上方，所述浅沟槽结构的上方设置有多晶硅601，所述第一通孔刻蚀停止层和第二通孔刻蚀停止层交叠区域5的重合宽度大于后续在所述交叠区域5上方刻蚀的通孔的直径；
沉积形成层间绝缘介质4覆盖所述第二保护薄膜201暴露的部分、所述第二通孔刻蚀停止层202剩余部分的上表面和侧壁； 化学机械平坦化所述层间绝缘介质4 ；
参考图4c，在 所述层间绝缘介质4位于所述交叠区域5上方的位置，采用不同的选择比依次刻蚀所述层间绝缘介质4、第二通孔刻蚀停止层202、第二保护薄膜201、第一通孔刻蚀停止层102和第一保护薄膜101以形成一个所述多晶硅601的第一通孔304。进一步地，参考图4b和图4c所述半导体基体上形成有第一有源区602或第一多晶硅(图中未示出)，所述第一有源区602或第一多晶硅与所述第二通孔刻蚀停止层202在竖直方向上无重叠，采用不同的选择比依次刻蚀所述层间绝缘介质4、第二保护薄膜201、 第一通孔刻蚀停止层102和第一保护薄膜101以形成一个接触所述第一有源区602或第一多晶硅的第二通孔301。这个步骤是应用在具有双通孔刻蚀停止层的器件中除双通孔刻蚀停止层交叠区域外的普通区域的方法，其中，所述第一有源区602或第一多晶硅位于第一晶体管上。在一个变化例中，不同于第一晶体管上的第一有源区602或第一多晶硅，所述半导体基体上形成有第二有源区(图中未标示)或第二多晶硅(图中未标示)，本领域技术人员理解，对应第一有源区602或第一多晶硅，所述第二有源区或第二多晶硅位于第二晶体管上，所述第二有源区或第二多晶硅与所述第一通孔刻蚀停止层在竖直方向上无重叠，采用不同的选择比依次刻蚀所述层间绝缘介质4、第二通孔刻蚀停止层202、第二保护薄膜和第一保护薄膜以形成一个接触所述第二有源区或第二多晶硅的第三通孔。在一个具体实施例中，所述第一保护薄膜101和所述第二保护薄膜201的材料均为二氧化硅。在又一个具体实施例中，所述第一晶体管为NMOS管，所述第一通孔刻蚀停止层 102为在NMOS管沟道内产生张应力的氮化硅薄膜。进一步地，所述第二晶体管为PMOS管，所述第二通孔刻蚀停止层202为在PMOS管沟道内产生压应力的氮化硅薄膜。更进一步地，所述层间绝缘介质4为磷硅玻璃。参考图4c，以下具体说明所述第一通孔304的刻蚀过程，包括
第一步，采用高层间绝缘介质/氮化硅选择比的刻蚀方法刻蚀层间绝缘介质4，刻蚀首先止于第二通孔刻蚀停止层202 ；
第二步，采用高氮化硅/ 二氧化硅选择比的刻蚀方法刻穿第二通孔刻蚀停止层202，刻蚀止于第二保护薄膜201 ；
第三步，采用高二氧化硅/氮化硅选择比的刻蚀方法刻穿第二保护薄膜201，刻蚀止于第一通孔刻蚀停止层102 ；
第四步，采用高氮化硅/ 二氧化硅选择比的刻蚀方法刻穿第一通孔刻蚀停止层102，刻蚀止于第一保护薄膜101 ；
第五步，采用高二氧化硅/硅选择比的刻蚀方法刻穿第一保护薄膜101，刻蚀止于多晶硅601，完成刻蚀过程以形成接触多晶硅601的第一通孔304。在这个步骤中，第一通孔304的直径小于所述交叠区域的宽度5。对于所述位于 第一晶体管侧的第二通孔301的刻蚀，通过如下步骤进行
第一步，采用高层间绝缘介质/二氧化硅选择比的刻蚀方法刻蚀层间绝缘介质，刻蚀首先止于第二保护薄膜201 ；
第二步，采用高二氧化硅/氮化硅选择比的刻蚀方法刻穿第二保护薄膜201，刻蚀止于第一通孔刻蚀停止层102 ；
第三步，采用高氮化硅/ 二氧化硅选择比的刻蚀方法刻穿第一通孔刻蚀停止层102，刻蚀止于第一保护薄膜101 ；
第四步，采用高二氧化硅/硅选择比的刻蚀方法刻穿第一保护薄膜101，刻蚀止于第一有源区或第一多晶硅，完成刻蚀过程以形成接触第一有源区或第一多晶硅的第二通孔301。 由于第二通孔301是普通通孔，其与所述交叠区域5不接触。对于所述位于第二晶体管侧的第三通孔的刻蚀，通过如下步骤进行
第一步，采用高层间绝缘介质/氮化硅选择比的刻蚀方法刻蚀层间绝缘介质4，刻蚀止于第二通孔刻蚀停止层202 ；
第二步，采用高氮化硅/ 二氧化硅选择比的刻蚀方法刻穿第二通孔刻蚀停止层202，刻蚀止于第二保护薄膜201 ；
其中，第二保护薄膜201和第一保护薄膜101为材料相同的二氧化硅，因此可以同时对第二保护薄膜201和第一保护薄膜101进行刻蚀，执行第三步，采用二氧化硅/硅选择比的刻蚀方法刻穿第二保护薄膜和第一保护薄膜，刻蚀止于第二有源区或第二多晶硅，完成刻蚀过程以形成接触第二有源区或第二多晶硅的第三通孔。所述第三通孔的结构与第二通孔类似，本领域技术人员可以结合第二通孔301制作第三通孔，因此在附图中未示出。根据本发明的另一个方面，还公开一种具有双通孔刻蚀停止层以提高载流子迁移速率的CMOS器件，包括
具有至少一个第一晶体管和至少一个第二晶体管半导体基体；参考图4c，图中放大了浅沟槽区域，因此未示出第一晶体管和第二晶体管，这些均为现有技术，不是本发明的技术特征，考虑的附图大小的限制，因此未在同一张附图中显示，可以结合图2d来理解； 第一保护薄膜101，覆盖在所述第一晶体管和第二晶体管上；
第一通孔刻蚀停止层102，覆盖在所述第一保护薄膜101上，所述第一通孔刻蚀停止层 102位于所述第一晶体管的竖直上方，所述第一通孔刻蚀停止层102与所述第二晶体管在竖直方向上无重合区域；
第二保护薄膜201，覆盖所述第一通孔刻蚀停止层102的上表面和侧壁以及第一保护薄膜101未被所述第一通孔刻蚀停止层覆盖的部分；
参考图4b和图4c，第二通孔刻蚀停止层202，覆盖在所述第二保护薄膜201上，所述第二通孔刻蚀停止层202位于所述第二晶体管的竖直上方，所述第二通孔刻蚀停止层202与所述第一晶体管在竖直方向上无重合区域，所述第二通孔刻蚀停止层202和所述第一通孔刻蚀停止层102在竖直方向上具有交叠区域5，所述交叠区域5位于所述半导体基体的浅沟槽的上方；
层间绝缘介质4，覆盖在所述第二通孔刻蚀停止层202和第二保护薄膜201上； 其中，所述半导体基体的浅沟槽的上方具有多晶硅601，所述交叠区域5位于所述多晶硅601上；
第一通孔304，在竖直方向上与所述交叠区域5重合，所述第一通孔304的直径小于所述第一通孔刻蚀停止层102和第二通孔刻蚀停止层202交叠区域5的重合宽度，所述第一通孔304贯穿所述层间绝缘介质4、第二通孔刻蚀停止层202、第二保护薄膜201、第一通孔刻蚀停止层102和第一保护薄膜101并接触所述多晶硅601。优选地，所述半导体基体上形成有第一有源区602或第一多晶硅(未在附图中标示)，所述第一有源区601或第一多晶硅与所述第二通孔刻蚀停止层202在竖直方向上无重叠；
第二通孔301，贯穿所述层间绝缘介质4、第二保护薄膜201 、第一通孔刻蚀停止层102 和第一保护薄膜101并接触所述第一有源区602或第一多晶硅。进一步地，所述半导体基体上形成有第二有源区(未在附图中标示)或第二多晶硅 (未在附图中标示)，所述第二有源区或第二多晶硅与所述第一通孔刻蚀停止层在竖直方向
上无重叠；
第三通孔(未在附图中标示)，贯穿所述层间绝缘介质4、第二通孔刻蚀停止层202、第二保护薄膜201和第一保护薄膜101并接触所述第二有源区或第二多晶硅。在一个具体实施例中，所述第一保护薄膜101和所述第二保护薄膜201为二氧化娃。在又一个优选例中，所述第一晶体管为NMOS管，所述第一通孔刻蚀停止层102为在NMOS管沟道内产生张应力的氮化硅薄膜。更进一步地，所述第二晶体管为PMOS管，所述第二通孔刻蚀停止层202为在PMOS 管沟道内产生压应力的氮化硅薄膜。优选地，所述层间绝缘介质4为磷硅玻璃。上述的说明详细的阐明了双通孔刻蚀停止层交叠结构的通孔刻蚀方法和具有这种结构的器件，本领域技术人员理解，第一晶体管也可以是PMOS管，相应地，第二晶体管为 NMOS管，所述第一通孔刻蚀停止层用于产生器件沟道内压应力，所述第二通孔刻蚀停止层用于产生器件沟道内张应力，这样的变化并不影响本发明的实施。本领域技术人员应该理解，本领域技术人员结合现有技术以及上述实施例可以实现所述变化例，这样的变化例并不影响本发明的实质内容，在此不予赘述。以上对本发明的较佳实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施；任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例，这并不影响本发明的实质内容。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
权利要求
1.一种改进双通孔刻蚀停止层交叠区通孔刻蚀的方法，提供具有至少一个第一晶体管和至少一个第二晶体管半导体基体；第一保护薄膜，覆盖在所述第一晶体管和第二晶体管上；第一通孔刻蚀停止层，覆盖在所述第一保护薄膜上，所述第一通孔刻蚀停止层位于所述第一晶体管的竖直上方，所述第一通孔刻蚀停止层与所述第二晶体管在竖直方向上无重合区域；第二保护薄膜，覆盖所述第一通孔刻蚀停止层的上表面和侧壁以及第一保护薄膜未被所述第一通孔刻蚀停止层覆盖的部分；第二通孔刻蚀停止层，覆盖在所述第二保护薄膜上，其特征在于，执行如下步骤刻蚀去除第二通孔刻蚀停止层位于所述第一晶体管竖直方向上方的部分，使第二保护薄膜位于所述第一晶体管竖直方向上方的部分暴露，部分第二通孔刻蚀停止层与部分第一通孔刻蚀停止层在竖直方向的交叠，形成第一通孔刻蚀停止层和第二通孔刻蚀停止层在竖直方向上重合的交叠区域，所述交叠区域位于所述半导体基体的浅沟槽的竖直上方，所述浅沟槽结构的上方设置有多晶硅，所述第一通孔刻蚀停止层和第二通孔刻蚀停止层交叠区域的重合宽度大于后续在所述交叠区域上方刻蚀的通孔的直径；沉积形成层间绝缘介质覆盖所述第二保护薄膜暴露的部分、所述第二通孔刻蚀停止层剩余部分的上表面和侧壁；化学机械平坦化所述层间绝缘介质；在所述层间绝缘介质位于所述交叠区域上方的位置，采用不同的选择比依次刻蚀所述层间绝缘介质、第二通孔刻蚀停止层、第二保护薄膜、第一通孔刻蚀停止层和第一保护薄膜以形成一个所述多晶硅的第一通孔。
2.根据权利要求1所述的方法，其特征在于，所述半导体基体上形成有第一有源区或第一多晶硅，所述第一有源区或第一多晶硅与所述第二通孔刻蚀停止层在竖直方向上无重叠，采用不同的选择比依次刻蚀所述层间绝缘介质、第二保护薄膜、第一通孔刻蚀停止层和第一保护薄膜以形成一个接触所述第一有源区或第一多晶硅的第二通孔。
3.根据权利要求1所述的方法，其特征在于，所述半导体基体上形成有第二有源区或第二多晶硅，所述第二有源区或第二多晶硅与所述第一通孔刻蚀停止层在竖直方向上无重叠，采用不同的选择比依次刻蚀所述层间绝缘介质、第二通孔刻蚀停止层、第二保护薄膜和第一保护薄膜以形成一个接触所述第二有源区或第二多晶硅的第三通孔。
4.根据权利要求1至3中任意一项所述的方法，其特征在于，所述第一保护薄膜和所述第二保护薄膜为二氧化硅。
5.根据权利要求4所述的方法，其特征在于，所述第一晶体管为NMOS管，所述第一通孔刻蚀停止层为在NMOS管沟道内产生张应力的氮化硅薄膜。
6.根据权利要求5所述的方法，其特征在于，所述第二晶体管为PMOS管，所述第二通孔刻蚀停止层为在PMOS管沟道内产生压应力的氮化硅薄膜。
7.根据权利要求6所述的方法，其特征在于，所述层间绝缘介质为磷硅玻璃。
8.根据权利要求7所述的方法，其特征在于，所述第一通孔的刻蚀包括第一步，采用高层间绝缘介质/氮化硅选择比的刻蚀方法刻蚀层间绝缘介质，刻蚀首先止于第二通孔刻蚀停止层；第二步，采用高氮化硅/二氧化硅选择比的刻蚀方法刻穿第二通孔刻蚀停止层，刻蚀止于第二保护薄膜；第三步，采用高二氧化硅/氮化硅选择比的刻蚀方法刻穿第二保护薄膜，刻蚀止于第一通孔刻蚀停止层；第四步，采用高氮化硅/二氧化硅选择比的刻蚀方法刻穿第一通孔刻蚀停止层，刻蚀止于第一保护薄膜；第五步，采用高二氧化硅/硅选择比的刻蚀方法刻穿第一保护薄膜，刻蚀止于多晶硅， 完成刻蚀过程以形成接触多晶硅的第一通孔。
9.根据权利要求7所述的方法，其特征在于，所述第二通孔的刻蚀包括第一步，采用高层间绝缘介质/二氧化硅选择比的刻蚀方法刻蚀层间绝缘介质，刻蚀首先止于第二保护薄膜；第二步，采用高二氧化硅/氮化硅选择比的刻蚀方法刻穿第二保护薄膜，刻蚀止于第一通孔刻蚀停止层；第三步，采用高氮化硅/二氧化硅选择比的刻蚀方法刻穿第一通孔刻蚀停止层，刻蚀止于第一保护薄膜；第四步，采用高二氧化硅/硅选择比的刻蚀方法刻穿第一保护薄膜，刻蚀止于第一有源区或第一多晶硅，完成刻蚀过程以形成接触第一有源区或第一多晶硅的第二通孔。
10.根据权利要求7所述的方法，其特征在于，所述第三通孔的刻蚀包括第一步，采用高层间绝缘介质/氮化硅选择比的刻蚀方法刻蚀层间绝缘介质，刻蚀止于第二通孔刻蚀停止层；第二步，采用高氮化硅/二氧化硅选择比的刻蚀方法刻穿第二通孔刻蚀停止层，刻蚀止于第二保护薄膜；第三步，采用二氧化硅/硅选择比的刻蚀方法刻穿第二保护薄膜和第一保护薄膜，刻蚀止于第二有源区或第二多晶硅，完成刻蚀过程以形成接触第二有源区或第二多晶硅的第三通孑L。
11.一种具有双通孔刻蚀停止层以提高载流子迁移速率的CMOS器件，包括具有至少一个第一晶体管和至少一个第二晶体管半导体基体；第一保护薄膜，覆盖在所述第一晶体管和第二晶体管上；第一通孔刻蚀停止层，覆盖在所述第一保护薄膜上，所述第一通孔刻蚀停止层位于所述第一晶体管的竖直上方，所述第一通孔刻蚀停止层与所述第二晶体管在竖直方向上无重合区域；第二保护薄膜，覆盖所述第一通孔刻蚀停止层的上表面和侧壁以及第一保护薄膜未被所述第一通孔刻蚀停止层覆盖的部分；第二通孔刻蚀停止层，覆盖在所述第二保护薄膜上，所述第二通孔刻蚀停止层位于所述第二晶体管的竖直上方，所述第二通孔刻蚀停止层与所述第一晶体管在竖直方向上无重合区域，所述第二通孔刻蚀停止层和所述第一通孔刻蚀停止层在竖直方向上具有交叠区域，所述交叠区域位于所述半导体基体的浅沟槽的上方；层间绝缘介质，覆盖在所述第二通孔刻蚀停止层和第二保护薄膜上；其特征在于，所述半导体基体的浅沟槽的上方具有多晶硅，所述交叠区域位于所述多晶娃上；第一通孔，在竖直方向上与所述交叠区域重合，所述第一通孔的直径小于所述第一通孔刻蚀停止层和第二通孔刻蚀停止层交叠区域的重合宽度，所述第一通孔贯穿所述层间绝缘介质、第二通孔刻蚀停止层、第二保护薄膜、第一通孔刻蚀停止层和第一保护薄膜并接触所述多晶硅。
12.根据权利要求11所述的CMOS器件，其特征在于，所述半导体基体上形成有第一有源区或第一多晶硅，所述第一有源区或第一多晶硅与所述第二通孔刻蚀停止层在竖直方向上无重叠；第二通孔，贯穿所述层间绝缘介质、第二保护薄膜、第一通孔刻蚀停止层和第一保护薄膜并接触所述第一有源区或第一多晶硅。
13.根据权利要求11所述的CMOS器件，其特征在于，所述半导体基体上形成有第二有源区或第二多晶硅，所述第二有源区或第二多晶硅与所述第一通孔刻蚀停止层在竖直方向上无重叠；第三通孔，贯穿所述层间绝缘介质、第二通孔刻蚀停止层、第二保护薄膜和第一保护薄膜并接触所述第二有源区或第二多晶硅。
14.根据权利要求11至13中任意一项所述的CMOS器件，其特征在于，所述第一保护薄膜和所述第二保护薄膜为二氧化硅。
15.根据权利要求11至13中任意一项所述的CMOS器件，其特征在于，所述第一晶体管为NMOS管，所述第一通孔刻蚀停止层为在NMOS管沟道内产生张应力的氮化硅薄膜。
16.根据权利要求11至13中任意一项所述的CMOS器件，其特征在于，所述第二晶体管为PMOS管，所述第二通孔刻蚀停止层为在PMOS管沟道内产生压应力的氮化硅薄膜。
17.根据权利要求11所述的CMOS器件，其特征在于，所述层间绝缘介质为磷硅玻璃。
全文摘要
本发明公开一种改进双重通孔刻蚀停止层交叠区通孔刻蚀的方法，以及一种具有双通孔刻蚀停止层以提高载流子迁移速率的CMOS器件，通过改变双通孔刻蚀停止层交叠区域的宽度来避免位于双通孔刻蚀停止层交叠区上的通孔无法完全打开，是一个与现有工艺技术能够完美结合的方法。
文档编号H01L27/092GK102437048SQ201110222089
公开日2012年5月2日 申请日期2011年8月4日 优先权日2011年8月4日
发明者俞柳江 申请人:上海华力微电子有限公司