一种基于fpga技术的核电站仪控系统的制作方法
【技术领域】
[0001]所属技术领域为核电站DCS仪控系统，特别是一种基于FPGA的DCS仪控系统平台架构。
【背景技术】
[0002]目前核电站的数字化仪控系统多采用基于微处理器的设备来实现，而基于CPU的软件，即使相对简单的系统也需要庞大数量的程序代码，并且存在潜在的软件共模故障风险，所以采用多样性驱动系统实现纵深防御已经成为核电站仪控系统的重要设计原则。
[0003]FPGA (Field 一 Programmable Gate Array)，即现场可编程门阵列，它是在 PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。FPGA具有纯硬件的机制、高速并行处理、低复杂度等优点，成为核电仪控系统的发展趋势之一。FPGA技术在中国核电领域陆续应用，比如国核自仪和洛克希德马丁公司合作开发的Nupac系统和AP1000机组在DAS系统中使用的西屋电气基于FPGA技术开发的平台产品。
[0004]传统的核电站现场仪控系统中，只有两条通信网络互为冗余，测试数据、诊断数据和正常1数据都是基于同一条数据通信网络实现的。如国内的和利时产品，其内部只有一路1总线，用于传输各类数据。在核电站的某些场合要求安全功能与辅助功能独立，辅助功能可以作为非安全级功能开发。如果不能分开，则要求辅助功能达到安全级标准，增加了成本。
[0005]当前数字化仪控设备中通信单元一般与1单元一样挂在一条总线上与主控单元通信，由于网络通信单元的数据量一般较大，会占用串行总线较多的时间，降低了系统响应速度。
[0006]现有核电站的仪控系统主要缺点有以下几个方面:
[0007](I)多采用CPU架构，结构复杂，实现成本高，且不能避免软件的共模故障风险。
[0008](2)由于安全通信功能总线和辅助功能总线不独立，会造成测试功能发生故障时影响到正常运行的安全功能，可靠性需要进一步提高。
[0009](3)网络负荷较高。通信板卡的大数据量和较多的1点数如果均通过一条总线通信，会导致通信负荷增高，占用串行通信总线的时间较大，系统响应速度较低。
【发明内容】
[0010]为解决上述问题，本发明提供了一种基于FPGA技术的核电站仪控系统，
[0011]包括主处理板卡MPU、测试服务板卡TSU、m个输入板卡、η个输出板卡和β个网络通信板卡NCU，m彡1，η彡1，β彡I ;所述主处理板卡MPU、网络通信板卡NCU、输入板卡和输出板卡，通过测试功能通信总线LinkT连接至所述测试服务板卡TSU ;所述输入板卡和所述输出板卡通过1数据冗余通信总线与所述板卡MPU相连；其中，
[0012]主处理板卡MPU，用于数据运算和处理、系统参数的存储与配置、模式切换和报警，与所述板卡NCU之间进行点对点差分通信；
[0013]网络通信板卡NCU用于完成网络通信功能，将本板卡在运行过程中的诊断信息通过LinkT发送至测试服务板卡TSU，网络通信板卡NCU设有两种通信接口，一种是工业以太网接口，用于传输系统的状态数据和网络变量数据，另外一种是点对点差分通信接口，用于与所述主处理板卡MPU的通信；
[0014]输入板卡包括模拟量输入板卡AIU和数字量输入板卡DIU，用于现场信号的采样、调理、滤波、模数转换以及采集信号的传输；
[0015]输出板卡包括模拟量输出板卡AOU和数字量输出板卡D0U，用于控制执行机构；
[0016]测试服务板卡TSU用于启动所述核电站仪控系统的测试、诊断、试验，通过LinkT链路传输系统的非控制相关数据；用于通过1_LinkA和1_LinkB链路传输系统监视数据和诊断信息；与上层服务器通信，将系统监控数据和诊断信息发送至上层服务器，并且从上层服务器接收诊断和试验命令。
[0017]进一步，所述主处理板卡MPU包括FPGA、电源电路、配置芯片EEPROM、缓存RAM、时钟电路。
[0018]进一步，所述配置芯片EEPROM，用以保存系统的配置参数，上电后读取，同时配有大容量缓存RAM,用以缓存逻辑运算或通信端口收发的数据。
[0019]进一步，所述网络通信板卡NCU包括设有故障诊断和故障处理模块的FPGA，并配备大容量缓存RAM。
[0020]进一步，所述模拟量输入板卡AIU和数字量输入板卡DIU采集的信号包括电压信号、电流信号、热电偶或热电阻工业现场信号。
[0021]进一步，所述通信电路1 LinkA和通信电路1 LinkB均为RS485总线，互为冗余。
[0022]进一步，所述测试总线LinkT与所述10_LinkA和所述10_LinkB电气隔离。
[0023]进一步，所述每个网络通信板卡NCU与主处理板卡MPU之间设有两条独立的点对点通信匹配电路。
[0024]进一步，所述测试服务板卡TSU配备本地大容量存储器，用于不间断存储系统的重要运行参数，可用于系统运行和事故后分析。
[0025]本发明的有益效果如下:首先各板卡均采用FPGA作为主处理芯片搭建系统平台，降低结构复杂度，增强功能独立性和安全性。其次本发明将安全功能总线和辅助功能总线独立开来，采用独立的诊断网络和测试服务板卡，完成系统的测试、诊断、试验等辅助功能。最后本发明为了降低安全功能总线的网络负荷，网络通信板卡与主处理板卡之间采用点对点通信方式。
[0026]采用FPGA技术实现系统功能的处理逻辑，和传统的CPU技术比较，实现方式容易，整体的研发成本低，物料成本也相对较低，而且满足核电站的多样性系统需求。
[0027]正常通信链路和辅助功能链路分开，系统可靠性增强，且满足核电系统的功能独立性需求。
[0028]采用FPGA技术，由于其结构与传统模拟电路、数字逻辑电路结构特性相似，处理速度更快，响应时间更短。
[0029]与CPU架构的平台相比，该平台不容易受到外部攻击，具有更好的安全性。
【附图说明】
[0030]图1为本发明的系统架构图；
[0031]图2为本发明的主处理板卡MPU原理图；
[0032]图3为本发明的1板卡原理图；
[0033]图4为本发明的网络通信板卡NCU板卡原理图；
[0034]图5为本发明的测试服务板卡TSU板卡原理图。
【具体实施方式】
[0035]下面结合附图对本发明的【具体实施方式】做详细的说明，需要说明的是，这些具体的说明只是让本领域普通技术人员更加容易、清晰理解本发明，而非对本发明的限定性解释。
[0036]本发明提出的一种基于FPGA技术的核电站仪控系统，系统的运行不依赖于微处理器和软件，而是利用FPGA技术实现核电站主要的控制功能。
[0037]本系统包括一个机箱以及相关外围组件。外围组件包括终端组件、保险丝以及其它现场硬件接口。每个机箱最大支持16个1板卡，3个网络通信板卡NCU和I个测试服务板卡TSU。机箱可以根据需求配置不同数量的板卡，包含一个主处理板卡、至少一个网络通信板卡、一个测试服务板卡、至少一个输入板卡和一个输出板卡，具体
[0038]如图1所示，本发明的一种基于FPGA技术的核电站仪控系统，包括主处理板卡MPU、2个输入板卡(AIU，DIU)、2个输出板卡(AOU，D0U)、2个网络通信板卡(NCU1，NCU2)和测试服务板卡TSU ;所述主处理板卡MPU、网络通信板卡NCU、输入板卡和输出板卡，通过独立的测试功能通信总线LinkT连接至测试服务板卡TSU ;输入板卡和输出板卡通过1数据冗余通信总线1 LinkA和1 LinkB与主处理板卡MPU相连。
[0039]主处理板卡MPU，用于数据运算和处理、系统参数的存储与配置、模式切换和报警，与网络通信板卡NCU之间进行点对点差分通信；网络通信板卡NCU用于完成网络通信功能，通过工业以太网既可以连接上层服务器也可以连接其他控制站的NCU，构成功能强大的DCS控制系统。网络通信板卡NCU是现场控制站与外部通信的桥梁。网络通信板卡NCU将本板卡运行过程中的诊断信息通过LinkT发送至测试服务办卡TSU。网络通信板卡NCU设有两种通信接口，一种是工业以太网接口，用于对外设备的通信，既可连接上层显示设备，也可以连接其他控制站的NCU板卡，主要传输系统的状态数据和网络变量数据；另外一种是点对点差分通信接口，用于与主处理板卡MPU的通信。
[0040]输入板卡包括模拟量输入板卡AIU和数字量输入板卡DIU，用于现场信号的采样、调理、滤波、模数转换以及采集信号的传输。
[0041]输出板卡包括模拟量输出板卡AOU和数字量输出板卡D0U，输出工业现场需要的电压信号、电流信号或开关信号等信号，用于控制继电器、调节阀、指示设备等执行机构。
[0042]模拟量输入板卡、模拟量输出板卡、数字量输入板卡和数字量输出板卡统称为1板卡，通过10_LinkA和10_LinkB与主处理板卡MPU连接，同时通过LinkT与测试服务板卡TSU连接。10_LinkA和10_LinkB两条链路均为RS485总线，互为冗余。两条链路同时工作，当一条链路失效时，另外一条则不会受到任何影响。网络通信板卡NCU与主处理板卡MPU之间通过点对点差分通信连接，每个NCU与MPU之间都有两条独立的收发线。10、NCU和MPU都通过独立的测试总线连接至测试服务板卡TSU，该总线实现测试功能，并传输诊断和试验的信息，测试总线LinkT与10_LinkA和10_LinkB电气隔离，该链路失效后不会影响系统正常工作。
[0043]主处理板卡MPU为平台控制站的核心处理单元，控制系统的运行，系统的运行模式包含正常运行模式、维护模式以及监视模式等。MPU主要完成的功能包括:与1板卡和NCU等板卡灯的通信、完成数据运算和处理、系统参数的存储与配置、模式切换和报警等。
[0044]如图2所示，MPU板卡主要由FPGA、电源电路、配置芯片EEPR0M、缓存RAM、时钟电路等部分组成。电源电路、配置芯片EEPR0M、缓存RAM、时钟电路分别与FPGA相连。MPU配备配置芯片EEPR0M，用以保存系统的配置参数，上电后读取，保证不同系统的灵活性，同时配有大容量缓存RAM,用以缓存逻辑运算或通信端口收发的数据。FPGA的点对点通信模块、1冗余通信模块(RS485通信电路)为整个板卡的控制核心，通过各通信电路构成不同的通信链路，完成对整个系统的控制功能。
[0045]MPU的工作原理:
[0046](I)通过10_LinkA和10_LinkB的RS485收发器构成冗余1数据链路，收发的数据通过FPGA的“10冗余通信模块”进行协议解析，在FPGA内部在“状态控制模