[0078]在步骤712中，选择性地图案化MEMS衬底以在MEMS衬底内限定用于一个或多个MEMS器件的软机械结构。
[0079]在步骤714中，选择性地去除介电层以释放软机械结构。在一些实施例中，可以使用干释放工艺去除介电层。
[0080]在步骤716中，将位于CMOS衬底的后段制程(BEOL)金属堆叠件内的上部金属互连层暴露于周围环境。通过一个或多个开口暴露上部金属互连层，在随后MEMS衬底与CMOS衬底的接合期间(步骤718)，一个或多个开口形成于与一个或多个接合层横向对准的位置处。
[0081]在步骤718中，使用低温接合工艺将CMOS衬底接合至MEMS衬底，从而在MEMS衬底和上部金属互连层之间形成电连接。低温接合工艺可以具有小于或等于约400°C的接合温度。
[0082]在步骤720中，可以选择性地去除MEMS衬底的一部分以暴露位于CMOS衬底的上部金属互连的层上面的一个或多个接合焊盘。
[0083]图8至图17B示出了形成具有MEMS器件的集成芯片的方法的截面图的一些实施例。虽然关于方法700来描述图8至图17B，但是应当理解，图8至图17B中公开的结构不限制于该方法，并且可以作为独立于该方法的结构而单独存在。
[0084]图8示出了对应于步骤702的集成芯片的截面图800的一些实施例。
[0085]如截面图800所示，在载体衬底802内形成一个或多个腔体804。可以根据掩蔽层808 (例如，光刻胶)通过将载体衬底802选择性地暴露于第一蚀刻剂806形成一个或多个腔体804。在一些实施例中，掩蔽层808也可以限定位于一个或多个腔体804内的一个或多个防粘连凸块122。在一些实施例中，第一蚀刻剂806可以包括干蚀刻剂。在一些实施例中，干蚀刻剂可以具有包括氟类物质(例如，CF4、CHF3、C4Fs、SFf^)的蚀刻化学物。在一些实施例中，例如，蚀刻化学物还可以包括氧或氢。在其他实施例中，第一蚀刻剂806可以包括湿蚀刻剂，湿蚀刻剂包括氢氟酸(HF)。
[0086]图9示出了对应于步骤704的集成芯片的截面图900的一些实施例。
[0087]如截面图900所示，在MEMS衬底902的第一侧上形成介电层904。介电层904可以包括在一个或多个腔体804上方延伸的二氧化硅(S12)层。在一些实施例中，可以使用沉积工艺在MEMS衬底902上形成介电层904。在其他实施例中，介电层904可以包括使用热氧化工艺(例如，湿热生长工艺或干热生长工艺)或使用沉积工艺(例如，PVD, PE-CVD,CVD等)在MEMS衬底902上生长的氧化物。
[0088]图10示出了对应于步骤706的集成芯片的截面图1000的一些实施例。
[0089]如截面图1000所示，将载体衬底802接合至位于MEMS衬底902的第一侧上的介电层904。将载体衬底802接合至MEMS衬底902使得载体衬底802中的一个或多个腔体804邻接介电层904，从而使得MEMS衬底902通过介电层904与一个或多个腔体804垂直分离。在一些实施例中，可以使用直接接合工艺将载体衬底802接合至MEMS衬底902。在其他实施例中，可以使用熔融接合工艺将载体衬底802接合至MEMS衬底902。在一些实施例中，在接合工艺之后，可以减薄MEMS衬底902以减小MEMS衬底902的厚度。在一些实施例中，MEMS衬底902可以减薄至厚度在约10 μ m至约60 μ m之间的范围内。
[0090]图1IA至图1IB示出了对应于步骤708和710的集成芯片的截面图110a和IlOOb的一些实施例。
[0091]如截面图1 10a所示，将一个或多个接合层1102-1104选择性地形成在MEMS衬底902的第二表面上。虽然图1lA至图1lB将一个或多个接合层1102-1104示出为两层，但是应当理解，一个或多个接合层1102-1104可以是单个接合层。在一些实施例中，一个或多个接合层1102-1104可以包括具有小于400°C的熔融温度的一种或多种材料以使得低温接合工艺成为可能。
[0092]在一些实施例中，可以通过汽相沉积工艺(例如，CVD工艺、PVD工艺、PE-CVD工艺等)来沉积一个或多个接合层1102-1104。在其他的实施例中，可以由镀敷工艺(例如，电镀工艺、化学镀工艺等)形成一个或多个接合层1102-1104。在形成之后，可以使用光刻和一个或多个蚀刻步骤图案化一个或多个接合层1102-1104。在一些实施例中，一个或多个接合层1102-1104可以包括铜(Cu)、锡(Sn)、金(Au)、铟(In)和钛(Ti)中的一种或多种。在其他的实施例中，一个或多个接合层1102-1104可以包括锗(Ge)和硅(Si)中的一种或多种。
[0093]如截面图1lOOb中所示，可以在MEMS衬底909的第二侧上形成一个或多个突出件504。可以根据掩蔽层(例如，光刻胶)通过将MEMS衬底909选择性地暴露于蚀刻剂来形成一个或多个突出件504。在一些实施例中，蚀刻剂可以包括干蚀刻剂。在各个实施例中，蚀刻剂可以包括干蚀刻剂(例如，具有蚀刻化学物CF4、CHF3, C4F8等)或湿蚀刻剂(例如，HF) ο将一个或多个接合层1102-1104选择性地形成在一个或多个突出件504上。一个或多个接合层1102-1104的侧壁可以与一个或多个突出件504的侧壁基本对准，或者该一个或多个接合层的侧壁从一个或多个突出件504的侧壁回缩。
[0094]图12示出了对应于步骤712的集成芯片的截面图1200的一些实施例。
[0095]如截面图1200中所示，选择性地图案化MEMS衬底110以在MEMS衬底110内限定一个或多个MEMS器件的软机械结构118。可以根据掩蔽层(例如，光刻胶)(未示出)通过将衬底选择性地暴露于第二蚀刻剂1202来图案化MEMS衬底110。在各个实施例中，第二蚀刻剂1202可以包括干蚀刻剂。在各个实施例中，第二蚀刻剂1202可以包括干蚀刻剂(例如，具有蚀刻化学物CF4、CHF3, C4F8等)或湿蚀刻剂(例如，HF)。
[0096]图13示出了对应于步骤714的集成芯片的截面图1300的一些实施例。
[0097]如截面图1300中所示，选择性地去除介电层112以释放软机械结构118。在一些实施例中，使用包括干蚀刻剂的干释放工艺来完成介电层112的去除。在一些实施例中，干释放工艺可以使用干蚀刻剂1302，该干释放工艺包括干蚀刻工艺(例如，反应离子蚀刻、等离子体蚀刻)。在其他的实施例中，干释放工艺可以使用具有汽化的HF的干蚀刻剂1302。干释放工艺防止软机械结构118和一个或多个腔体804的内表面之间的粘连。
[0098]释放工艺使得介电层112从一个或多个腔体804的侧壁横向回缩。例如，介电层112可以以距一个或多个腔体804的侧壁的一定距离回缩。介电层112也可以从延伸穿过MEMS衬底110的一个或多个开口 111的侧壁横向回缩。例如，介电层112可以以距一个或多个腔体804的侧壁的距离Cl1回缩。介电层112也从延伸穿过MEMS衬底110的一个或多个孔的侧壁横向回缩。例如，介电层可以以距一个或多个孔的侧壁的距离d2回缩。在一些实施例中，Cl1是大于或等于(12的距离。在其他的实施例中，d i是小于或等于(12的距离。
[0099]图14示出了对应于步骤716的集成芯片的截面图1400的一些实施例。
[0100]如截面图1400中所示，提供CMOS衬底101，该衬底具有半导体衬底102和上面的BEOL金属堆叠件。在一些实施例中，可以使用CMOS工艺在半导体衬底102内形成一个或多个晶体管器件104。在各个实施例中，一个或多个晶体管器件104可以包括平面器件和/或FinFET器件。一个或多个晶体管器件104可以包括通过沟道区分离的源极和漏极区域。栅极结构配置为在操作期间控制沟道区中的电荷载流子的流动，栅极结构通过栅极电介质与沟道区分离。在一些实施例中，栅极结构可以包括多晶硅或高k金属栅极材料(例如，HfO、Al2O3等)。BEOL堆叠件包括设置在介电材料106内的多个金属互连层105，该介电材料包括一个或多个介电层。多个金属互连层105耦接至一个或多个晶体管器件104。
[0101]图15A至图15B示出了对应于步骤716的集成芯片的截面图1500a和1500b的一些实施例。
[0102]如截面图1500a和1500b中所示，选择性地去除BEOL金属堆叠件内的上部金属互连层105u上方的介电材料106，以暴露上部金属互连层105u的部分。在一些实施例中，可以通过将介电材料106选择性地暴露于第三蚀刻剂1502来去除介电材料106。在一些实施例中，如截面图1500a中所示，可以去除介电材料106以形成具有第一宽度W。的开口 107，第一宽度大于邻接MEMS衬底110