所述PCH 20通过所述第一 GPI0引脚26侦测所述PCIE接口 50是否连接 所述第一 PCIE设备60。当侦测到所述PCIE接口 50与所述第一 PCIE设备60相连时，所述 PCH 20的第二GPI0引脚28输出一第一控制信号给所述第一电子开关30的第四端S1及所 述第二电子开关40的第四端S1。所述第一电子开关30接收到所述第一控制信号后，所述 第一电子开关30的第一端A1与第二端B1相连。所述CPU 10通过所述第一信号接口 12、 所述第一电子开关30的第一端A1及第二端B1及所述PCIE接口 50与所述第一 PCIE设备 60通信。所述第二电子开关40接收到所述第一控制信号后，所述第二电子开关40的第一 端A1与第二端B1相连。所述PCH 20通过所述信号接口 22、所述第二电子开关40的第一 端A1及第二端B1及所述PCIE插槽70与所述第二PCIE设备80通信。
[0012] 当侦测到所述PCIE接口 50未与所述第一 PCIE设备60相连时，所述PCH 20的第 二GPI0引脚28输出一第二控制信号给所述第一电子开关30的第四端S1及所述第二电子 开关40的第四端S1。所述第一电子开关30接收到所述第二控制信号后，所述第一电子开 关30的第一端A1与第三端C1相连。所述第二电子开关40接收到所述第二控制信号后， 所述第二电子开关40的第一端A1与第三端C1相连。所述CPU 10通过所述第一信号接口 12、所述第一电子开关30的第一端A1及第三端C1、所述第二电子开关40的第一端A1及第 三端C1及所述PCIE插槽70与所述第二PCIE设备80通信。
[0013] 本实施方式中，所述第一控制信号为一低电平信号，所述第二控制信号为一高电 平信号。在其它实施方式中，所述第一及第二控制信号的高低电平可根据实际情况进行相 应调整。
[0014] 在本实施方式中，所述第三PCIE设备90为电子设备（如服务器）必需的PCIE设 备，而所述第一 PCIE设备60为电子设备非必需的PCIE设备。因此，有些电子设备上可能 没有所述第一 PCIE设备60。当所述PCIE接口 50未与所述第一 PCIE设备60相连时，所述 CPU 10不与所述第一 PCIE设备60通信，所述CPU 10的第一信号接口 12被闲置。
[0015] 由于所述CPU 10传输PCIE信号的速度比所述PCH 20传输PCIE信号的速度快， 所以本发明PCIE设备通信系统100中，当侦测到所述CPU 10有闲置的信号接口时，所述 PCH 20控制所述第一电子开关30及所述第二电子开关40将原来与所述PCH 20通信的第 二PCIE设备80切换到与所述CPU 10有闲置的信号接口相连，以实现所述CPU 10与所述 第二PCIE设备80之间的通信。
【主权项】
1. 一种PCIE设备通信系统，包括一中央处理器、一平台控制中枢、一第一电子开关、一 第二电子开关、一 PCIE接口、一第一 PCIE设备、一 PCIE插槽及一第二PCIE设备，所述中央 处理器包括一第一信号接口，所述平台控制中枢包括一信号接口、一第一通用输入输出引 脚及一第二通用输入输出引脚，所述第一及第二电子开关均包括一第一端、一第二端、一第 三端及一第四端，所述第一电子开关的第一端与所述中央处理器的第一信号接口相连，所 述第一电子开关的第二端与所述PCIE接口相连，所述第一电子开关的第三端与所述第二 电子开关的第三端相连，所述第一电子开关的第四端与所述平台控制中枢的第一通用输入 输出引脚相连，所述第二电子开关的第一端与所述PCIE插槽相连，所述第二电子开关的第 二端与所述平台控制中枢的信号接口相连，所述第二电子开关的第四端与所述平台控制中 枢的第一通用输入输出引脚相连，所述平台控制中枢的第二通用输入输出引脚与所述PCIE 接口相连，所述PCIE接口用于连接所述第一 PCIE设备，所述PCIE插槽用于连接所述第二 PCIE设备，所述平台控制中枢通过所述第二通用输入输出引脚侦测所述PCIE接口是否与 所述第一 PCIE设备相连，当侦测到所述PCIE接口与所述第一 PCIE设备相连时，所述平台 控制中枢的第一通用输入输出引脚输出一第一控制信号给所述第一及第二电子开关的第 四端，所述第一电子开关的第一端与第二端相连，所述中央处理器通过所述第一信号接口、 所述第一电子开关的第一端及第二端及所述PCIE接口与所述第一 PCIE设备通信，所述第 二电子开关的第一端与第二端相连，所述平台控制中枢通过所述平台控制中枢的信号接 口、所述第二电子开关的第一及第二端及所述PCIE插槽与所述第二PCIE设备通信，当侦测 到所述PCIE接口未与所述第一 PCIE设备相连时，所述平台控制中枢的第一通用输入输出 引脚输出一第二控制信号给所述第一及第二电子开关的第四端，所述第一电子开关的第一 端与第三端相连，所述第二电子开关的第一端与第三端相连，所述中央处理器通过所述第 一信号接口、所述第一电子开关的第一端及第三端、所述第二电子开关的第一端及第三端 及所述PCIE插槽与所述第二PCIE设备通信。2. 如权利要求1所述的PCIE设备通信系统，其特征在于：所述PCIE设备通信系统还 包括一第三PCIE设备，所述中央处理器还包括一第二信号接口，所述第二信号接口与所述 第三PCIE设备相连，所述中央处理器通过所述第二信号接口与所述第三PCIE设备通信。
【专利摘要】一种PCIE设备通信系统，包括一中央处理器、一平台控制中枢、一第一电子开关、一第二电子开关、一PCIE接口、一第一PCIE设备、一PCIE插槽及一第二PCIE设备。当所述平台控制中枢侦测到所述PCIE接口与所述第一PCIE设备相连时，所述平台控制中枢控制所述第一及第二电子开关，以使所述中央处理器与所述第一PCIE设备通信，所述平台控制中枢与所述第二第二PCIE设备通信。当所述平台控制中枢侦测到所述PCIE接口未与所述第一PCIE设备相连时，所述平台控制中枢控制所述第一及第二电子开关，以使所述中央处理器与所述第二PCIE设备通信。本发明PCIE设备通信系统能将与所述平台控制中枢通信的第二PCIE设备切换到与所述中央处理器进行通信。
【IPC分类】G06F13/38
【公开号】CN105653480
【申请号】
【发明人】吕和栋, 郑盛村, 周安林
【申请人】鸿富锦精密工业（深圳）有限公司, 鸿海精密工业股份有限公司
【公开日】2016年6月8日
【申请日】2014年11月13日