静态随机存取存储器及其操作方法
【技术领域】
[0001]本发明是有关于一种静态随机存取存储器(SRAM)，特别是当缩减电源电压时，具增强写入裕度(margin)的静态随机存取存储器。
【背景技术】
[0002]静态随机存取存储器为一种半导体存储器装置，其使用锁存器(latch)以储存位元信息，而不需像动态随机存取存储器(DRAM)般周期地进行再新(refresh)。典型的静态随机存取存储器是由六个晶体管(6-T)组成，然而也可使用较多晶体管(例如8-T)或者较少晶体管(例如4-T)。静态随机存取晶体管的储存单元(cell)通常排列成列与行的数组形式。字线连接并选择同一列的静态随机存取存储器的储存单元。位线对(pair)连接同一行的静态随机存取存储器的储存单元，借以读取或写入位元信息。
[0003]当集成电路缩减时，其电源电压也会跟着缩减。然而为避免因杂讯造成的读取错误，需增加静态随机存取存储器的储存单元的读取裕度(margin)，因此需要尽可能保持高的电源电压。鉴于此，一些机制被提出以探求当缩减电源电压时更低的可靠读取与写入操作所需的最低电源电压Vmin。
[0004]传统静态随机存取存储器会受到半选择干扰(half-select disturb)现象的影响，其是指当储存单元被选到时，同列的相邻储存单元也会同时受到字线的开启，因而造成相邻储存单元的有害放电。再者，当储存单元被选到并读取时，存取晶体管与下拉(pull-down)晶体管形成的分压器会产生有害的读取干扰电压。
[0005]传统静态随机存取存储器的字线升压(boosting)机制，其升高字线电压位准，以提供较大放电电流。然而，字线升压机制在低压操作时，会造成低金属氧化物半导体(MOS)电容值，限制字线的相应储存单元数目，且造成半选择干扰。
[0006]由于传统静态随机存取存储器装置当缩减电源电压时易造成错误，因此亟需提出一种新颖的静态随机存取存储器，用以保持或甚至增强读取/写入裕度。
[0007]有鉴于上述现有的静态随机存取存储器存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新的静态随机存取存储器，能够改进一般现有的静态随机存取存储器，使其更具有实用性。经过不断的研究、设计，并经过反复试作样品及改进后，终于创设出确具实用价值的本发明。
【发明内容】
[0008]本发明的目的在于提出一种静态随机存取存储器，其具有增强写入裕度或/且较低的最低电源电压Vmin。在一实施例中，静态随机存取存储器提供负位线电压，以增强可写性(writability)，且提供电源电压降，有助于位元节点处的放电。
[0009]本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种静态随机存取存储器，包含:
[0010]电压产生器，接收正电源电压以可控产生第一电源电压，其中该第一电源电压在特定期间具高于保持电压的降低位准；
[0011]第一反相器，连接于该第一电源电压与第二电源电压之间；及
[0012]第二反相器，连接于该第一电源电压与该第二电源电压之间；
[0013]其中该第一反相器与该第二反相器交叉耦接，且该第一反相器与该第二反相器的输出节点作为位元节点对。
[0014]本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
[0015]前述的静态随机存取存储器，其中所述的第一反相器与该第二反相器各包含下拉晶体管与一上拉晶体管，其串联于该第一电源电压与该第二电源电压之间。
[0016]前述的静态随机存取存储器，更包含:
[0017]第一存取晶体管，连接于该第一反相器的输出节点与位线对的第一位线之间，并受控于字线电压；及
[0018]第二存取晶体管，连接于该第二反相器的输出节点与该位线对的第二位线之间，并受控于该字线电压；
[0019]其中当该字线电压为有效时，该电压产生器在第一期间所产生的该第一电源电压实质同于该正电源电压，且该电压产生器在该定期间所产生的该第一电源电压具该降低位准。
[0020]前述的静态随机存取存储器，其中所述的第一位线的电压，响应该第一电源电压从该第一期间至该特定期间的变化，而根据寄生位线电容与寄生耦合电容而降低，其中该寄生位线电容相关于该第一位线，且该寄生耦合电容形成于该第一电源电压的导线与该第一位线之间。
[0021]前述的静态随机存取存储器，定义升压比例为Cbv/ (Cb+Cbv)，Cb代表该第一位线的寄生位线电容，Cbv代表该第一电源电压的导线与该第一位线之间的寄生耦合电容，其中该第一位线的电压，响应该第一电源电压从该第一期间至该特定期间的变化，而根据该寄生位线电容与该寄生耦合电容而降低。
[0022]本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种操作静态随机存取存储器的方法，包含:
[0023]使字线为有效；
[0024]经由位线对的第一位线，对位元节点对的其中一个位元节点进行放电；
[0025]产生第一电源电压，其在特定期间具低于正电源电压的降低位准；及
[0026]根据寄生耦合电容以在该第一位线感应产生负位线电压，其中该寄生耦合电容形成于该第一电源电压的导线与该第一位线之间。
[0027]本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
[0028]前述的操作静态随机存取存储器的方法，其中所述的第一电源电压的该降低位准产生于该位元节点对的电压交叉后。
[0029]前述的操作静态随机存取存储器的方法，其中所述的降低位准高于保持电压，该保持电压是指保持该静态随机存取存储器的位元信息所需的电压。
[0030]前述的操作静态随机存取存储器的方法，更包含下列步骤:将该第一电源电压从该降低位准回复至该正电源电压。
[0031]前述的操作静态随机存取存储器的方法，其中所述的第一电源电压的回复是执行于该位元节点对的其中一个位元节点从负电压位准回至实质地位准之后。
[0032]前述的操作静态随机存取存储器的方法，其中所述的第一电源电压的回复是执行于该字线为无效之前。
[0033]前述的操作静态随机存取存储器的方法，其中所述的负位线电压是响应该第一电源电压的由该正电源电压改变至该降低位准，根据该第一位线的寄生位线电容与该寄生耦合电容而感应产生。
[0034]前述的操作静态随机存取存储器的方法，其中定义升压比例为Cbv/(Cb+Cbv)，Cb代表该第一位线的寄生位线电容，Cbv代表该第一电源电压的导线与该位线之间的寄生耦合电容，其中当该第一电源电压改变至该降低位准时，该负位线电压根据该升压比例而感应产生。
[0035]前述的操作静态随机存取存储器的方法，更包含下列步骤:调整该第一位线的宽度，以改变该负位线电压。
[0036]前述的操作静态随机存取存储器的方法，更包含下列步骤:调整该第一电源电压的该导线与该第一位线的间距，以改变该负位线电压。
[0037]本发明与现有技术相比具有明显的优点和有益效果。借由上述技术方案，本发明一种静态随机存取存储器，具有增强写入裕度或/且较低的最低电源电压Vmin，并提供负位线电压，以增强可写性，且提供电源电压降，有助于位元节点处的放电。
[0038]上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
【附图说明】
[003