[0066] 在一种可能的实现方式中，在所述S7之前，还包括：
[0067] 对所述大孔部件和所述小孔部件进行叠板，使所述大孔部件上的第一过孔的位置 与所述小孔部件上的第二过孔的位置相匹配。
[0068] 在该实现方式中，按照对PCB板的设计要求，进行叠板。
[0069] 另外，在S1之前，还包括:对所述PCB板进行开料。
[0070] 如图4所示，本发明实施例提供了一种PCB板的制作方法，该方法可W包括W下步 骤：
[0071] 步骤401:对PCB板的内层进行线路制作。
[0072] 步骤402:对与压接连接器相连的PCB板的大孔层进行黑化，对大孔层进行叠板。
[0073] 步骤403:将大孔层进行压合，生成大孔部件。
[0074] 步骤404:根据压接连接器的尺寸，确定第一过孔的大小。
[0075] 步骤405:根据第一过孔的大小，对大孔部件进行钻孔，在大孔部件上生成第一过 孔。
[0076] 步骤406:对PCB板的小孔层进行黑化，对小孔层进行叠板。
[0077] 步骤407:将小孔层进行压合，生成小孔部件。
[0078] 步骤408:根据第一过孔的大小确定第二过孔的大小。
[0079] 步骤409:根据第二过孔的大小，对小孔部件进行钻孔，在小孔部件上生成第二过 孔。
[0080] 步骤410:将钻孔后的大孔部件与钻孔后的小孔部件进行压合；
[0081 ] 步骤411:对PCB板的外层进行图形制作。
[0082] 步骤412:对PCB板进行金属化。
[0083] 本发明实施例中，第一过孔大于第二过孔。对于圆形过孔，第一过孔的直径大于第 二过孔的直径。
[0084] 在一种可能情况中，如果压接连接在表层，传输线布在第Ξ层，VIA-STUB的长度 为:41.12mi 1，根据经验值VIA-STUB<300/速率，如果信号小于7Gpbs的话，是没有问题的，但 是，如果信号传输速率不止有7Gpbs，就会影响信号的传输质量，为了解决该问题，现在常用 的方法就是背钻，去除STUB中的金属层。而在本发明实施例中，过孔设计的方式就是大小孔 叠加设计，需要压接的连接的部分按照压接连接器的要求正常设计，过孔下面可W把孔做 小。由于本发明实施例是大小孔叠加，所W内层分别做两次压合和钻孔，然后在做内层的层 压。
[0085] 在本发明实施例中，通过缩小过孔，减小了过孔的电容效应，保证了差分过孔阻抗 的有效连续性，减少了反射，保证了信号的传输质量。
[0086] 另外，通过本发明实施例，节约了背钻成本。
[0087] 本发明实施例提供了一种PCB板，该PCB板由本发明实施例中的任一的PCB板的制 作方法制作而成。
[00则如图5所示，本发明实施例提供的一种PCB板，包括：
[0089] 大孔部件501、小孔部件502;
[0090] 第一过孔503,第二过孔504;
[0091] 第一过孔503位于大孔部件501中；第二过孔504位于小孔部件502中；
[0092] 大孔部件501与小孔部件502相连。
[0093] 第一过孔503大于第二过孔504。
[0094] 在本发明实施例中，大孔部件用于连接压接连接器。大孔部件和小孔部件通过压 合相连。大孔部件和小孔部件都可W包括多个层。具体地，大孔部件可W包括多个大孔层， 小孔部件可W包括多个小孔层。
[00M]举例来说，该PCB板可W包括8层，每一层的相关参数如表1所示。
[0096] 表 1
[0097]
[0099] 本发明实施例提供的一种PCB板的制作方法W及一种PCB板，至少具有如下有益效 果：
[0100] 1、在本发明实施例中，将PCB板设置成大孔部件和小孔部件两部分，由于STUB部分 是小孔，对信号质量影响较小，因此无需通过背钻来去除STUB中的金属层，进而无需在预留 背钻所需要的空间，可见，PCB板的小孔部件上的过孔较小，且无需预留背钻所需要的空间， 增加了布线空间。
[0101] 2、在本发明实施例中，通过缩小过孔，减小了过孔的电容效应，保证了差分过孔阻 抗的有效连续性，减少了反射，保证了信号的传输质量。
[0102] 需要说明的是，在本文中，诸如第一和第二之类的关系术语仅仅用来将一个实体 或者操作与另一个实体或操作区分开来，而不一定要求或者暗示运些实体或操作之间存在 任何运种实际的关系或者顺序。而且，术语"包括"、"包含"或者其任何其他变体意在涵盖非 排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素， 而且还包括没有明确列出的其他要素，或者是还包括为运种过程、方法、物品或者设备所固 有的要素。在没有更多限制的情况下，由语句"包括一个......"限定的要素，并不排 除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同因素。
[0103] 本领域普通技术人员可W理解:实现上述方法实施例的全部或部分步骤可W通过 程序指令相关的硬件来完成，前述的程序可W存储在计算机可读取的存储介质中，该程序 在执行时，执行包括上述方法实施例的步骤;而前述的存储介质包括:R〇M、RAM、磁碟或者光 盘等各种可W存储程序代码的介质中。
[0104] 最后需要说明的是：W上所述仅为本发明的较佳实施例，仅用于说明本发明的技 术方案，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内所做的任何修改、 等同替换、改进等，均包含在本发明的保护范围内。
【主权项】
1. 一种PCB板的制作方法，其特征在于，包括： S1:将PCB板的大孔层进行压合，生成大孔部件； S2:确定第一过孔的大小； S3:根据所述第一过孔的大小，对所述大孔部件进行钻孔，在所述大孔部件上生成所述 第一过孔； S4:将所述PCB板的小孔层进行压合，生成小孔部件； S5:根据所述第一过孔的大小确定第二过孔的大小； S6:根据所述第二过孔的大小，对所述小孔部件进行钻孔，在所述小孔部件上生成所述 第二过孔； S7:将钻孔后的大孔部件与钻孔后的小孔部件进行压合； 其中，所述第一过孔大于所述第二过孔。2. 根据权利要求1所述的方法，其特征在于，在所述S1之前，还包括:对所述PCB板的内 层进行线路制作。3. 根据权利要求1所述的方法，其特征在于，所述对所述PCB板的内层进行线路制作，包 括： 对所述PCB的内层进行贴膜、曝光、显影、蚀刻、去膜。4. 根据权利要求1所述的方法，其特征在于， 在所述S1之前，还包括:对所述大孔层进行黑化； 和/或， 在所述S4之前，还包括:对所述小孔层进行黑化。5. 根据权利要求1所述的方法，其特征在于， 在所述S1之前，还包括:对所述大孔层进行叠板； 和/或， 在所述S4之前，还包括:对所述小孔层进行叠板。6. 根据权利要求1所述的方法，其特征在于，所述S1，包括： 将与压接连接器相连的所述PCB板的所述大孔层进行压合； 所述S2，包括:根据所述压接连接器的尺寸，确定所述第一过孔的大小。7. 根据权利要求1所述的方法，其特征在于，还包括： 对所述第一过孔和所述第二过孔进行孔壁清洁并金属化。8. 根据权利要求1所述的方法，其特征在于，在所述S7之后，还包括:对所述PCB板的外 层进行图形制作； 和/或，在所述S7之后，还包括： 对所述PCB板进行金属化。9. 根据权利要求1-8中任一所述的方法，其特征在于，在所述S7之前，还包括： 对所述大孔部件和所述小孔部件进行叠板，使所述大孔部件上的第一过孔的位置与所 述小孔部件上的第二过孔的位置相匹配。10. -种PCB板，其特征在于，所述PCB板由权利要求1-9中任一所述的PCB板的制作方法 制作而成。
【专利摘要】本发明提供了一种PCB板的制作方法以及一种PCB板，该方法，包括：将PCB板的大孔层进行压合，生成大孔部件；确定第一过孔的大小；根据所述第一过孔的大小，对所述大孔部件进行钻孔，在所述大孔部件上生成所述第一过孔；将所述PCB板的小孔层进行压合，生成小孔部件；根据所述第一过孔的大小确定第二过孔的大小；根据所述第二过孔的大小，对所述小孔部件进行钻孔，在所述小孔部件上生成所述第二过孔；将钻孔后的大孔部件与钻孔后的小孔部件进行压合；其中，所述第一过孔大于所述第二过孔。本发明提供的一种PCB板的制作方法以及一种PCB板，能够增加布线空间。
【IPC分类】H05K3/00, H05K3/46
【公开号】CN105657979
【申请号】
【发明人】宗艳艳, 张柯柯, 贡维
【申请人】浪潮电子信息产业股份有限公司
【公开日】2016年6月8日
【申请日】2016年4月1日