专利名称：无死锁的电源电路的制作方法
技术领域：
本发明涉及电源电路，尤其涉及如提高电电源电位的升压器这样的电源电路。
便携式电话的重要技术目标是低的功率消耗。现在微型计算机系统中其他元件的供电是1.5V，高电源电压要从1.5V提升。
图1说明现有技术升压器的电路结构。尽管是从1.5V的低电源电压VDD开始提升至上述的电压范围的高电源电压VLCD，为简单起见，在以下的说明中假定高电源电压VLCD为3V。
现有技术升压器主要包括脉冲发生器11、电平移位器12和电荷泵电路93。低电源电压VDD提供给脉冲发生器11和电荷泵电路93。脉冲发生器11与电平移位器12连接，并给电平移位器12的输入节点提供脉冲串CK91-K93，脉冲串CK91-K93的电位值和低电源电压VDD的电位同样高。但是脉冲串CK91-K93的相位各不相同(见图2)，在脉冲串CK91下降后脉冲串CK92上升，而在脉冲串CK92下降后下一个脉冲串CK93上升，在脉冲串CK93下降后脉冲串CK91上升。因此，脉冲串CK91-CK93永远不会互相重叠。
电平移位器12的输出节点与电荷泵电路93的控制节点连接，电荷泵电路93的输出节点和电平移位器12的另外一个输入节点连接。在电平移位器12提供的脉冲串CK1-CK3的控制下，电荷泵电路93把低电源电压VDD提升至高电源电压VLCD，高电源电压VLCD被提供给驱动电路(未示出)，并被反馈给电平移位器12。如图2所示，电平移位器12将脉冲串CK91-CK93的电平从1.5V变为3V，并产生脉冲串CK1-CK3，脉冲串CK1-CK3的相位也互不相同，并永远不会重叠。
图3说明电荷泵电路93的电路结构。电荷泵电路93包括调节器40、开关单元41、开关场效应晶体管101-106和电容器30-33。将低电源电压VDD提供给调节器40和开关单元41，调节器40根据低电源电压VDD产生一个恒定电压。在这种情况下该恒定电压是1V。开关场效应晶体管101-106构成开关网络，且电容器30-33有选择地通过开关网络接入。在升压操作开始时开关单元41导通，这样电容器33被充电至低电源电压VDD。分别将脉冲串CK1-CK3提供给开关场效应晶体管101-106的栅极，当脉冲串CK1-CK3上升至高电平时，相对应的开关场效应晶体管101-106导通，并在源极结点和漏极结点之间转换电位值，对应于脉冲串CK1-CK3的下降开关场效应晶体管101-106关断。因此，开关场效应晶体管101-106根据脉冲串CK1-CK3在导通和关断状态之间转换，致使电容30-33接通和断开，并通过升压操作产生高电压VCL1、VCL2和VCL3。以下对升压操作进行详细说明。
图4说明开关场效应晶体管101-106。用N-沟道增强性场效应晶体管52代表各开关场效应晶体管101-106。N-沟道增强性场效应晶体管52有栅极G、漏结点D和源结点S。脉冲串CK1、CK2或CK3提供给栅极G，电压线A和B分别和漏极结点D和源极结点S连接。当脉冲串CK1使N-沟道增强性场效应晶体管52在源极结点S和漏极结点D之间产生导电沟道时，电压线B和电压线A电接通，电压线B上的电位值通过导电沟道被传送到电压线A。当脉冲串CK1、CK2或CK3撤销源极结点S和漏极结点D之间的导电沟道时，电压线A和电压线B被电隔离。因此，把N-沟道增强性场效应晶体管52用作一个开关。
以下说明电路的操作情况。在充电操作之前开关单元41是打开的，电容32、33处于地电平，调节器40输出电压为1V的电平，并将该输出电压提供给电容31的上电极。电容31、32和33上电极的电位标示为“VLC1”、“VLC2”和“VLC3”。
首先开关单元41导通，然后低电源电压VDD通过开关单元41传递到电容33的上电极，将电容33的上电极充电至低电源电压VDD(见图5)。低电压值VDD被反馈到电平移位器12，开关场效应晶体管101-106仍然关断，且调节器40的输出电压保持在1V。
当升压操作启动时，开关单元41断开，脉冲串CK1变为高电平。接着开关场效应晶体管101-102导通，开关场效应晶体管101-102将地电平和调节器40的输出电压传递到电容30的下电极b和上电极a。结果如图5所示电容器31上电极的电平向1V提升。脉冲串CK1变低，开关场效应晶体管101-102关断。因此调节器40的输出电压储存入电容30。
脉冲串CK2上升为高电平，接着开关场效应晶体管103-104导通，调节器40的输出电压经开关场效应晶体管103传递，并且调节器40将下电极b的电压从地点电位提升到它的输出电压。然后提升上电极a的电位值，且提升的电压经开关场效应晶体管104传递给电容32的上电极，电容32开始将电位值VCL2提高到提升的电位值。脉冲串CK2下降，并且开关场效应晶体管103-104关断。因此提升的电位值储存入电容32。
时钟串CK3变为高电平，开关场效应晶体管105-106导通。提升的电平经开关场效应晶体管105从电容32的上电极传递给电容30的下电极b，再一次提升电容30上电极a的电位值。被再度提升的电位值经开关场效应晶体管106从电容30上电极a传递给电容33上电极，电容33上电极从低电源电压VDD上升到被再度提升后的电位值。上电极的电位值即被再度提升后的电位值被反馈回电平移位器12，电平移位器12提高脉冲串CK1-CK3的高电平。脉冲串CK3变低，开关场效应晶体管105和106关断。然后被再度提升电位值被储存入电容33中。
重复上述的升压操作，如图5所示，电位值VLC1、VLC2、VLC3被逐渐地提高，最后电位值VLC1、VLC2、VLC3达到1V、2V和3V。
但是，在现有技术的升压器中的问题是稳定性很差。电平移位器12根据脉冲串CK91-CK93产生脉冲串CK1-CK3，并将脉冲串CK1-CK3的高电平调节到静止的提升的电平值，即VLC3和VLCD。但是，如果电位值VLC3不应有地下降到临界值以下，电平移位器12停止产生脉冲串CK1-CK3并进入死锁状态，例如临界值为1.2V。图6说明了死锁状态，在前80μs电位值变得低于临界值，并且在电平移位器12中发生死锁。尽管将脉冲串CK91-CK93连续不断地提供给电平移位器12，电平移位器12还是停止了脉冲串CK1-CK3的产生。
死锁现象的原因之一是供电电源线上的外部噪声对高电源电压的影响，另一个原因是电容33的电荷泄漏。如果升压操作在达到稳定输出值1V之前开始，则发生死锁。原因是在脉冲串CK3上升时，将低电源电压VDD从电容33上电极经开关场效应晶体管106放电。当死锁发生时，现有技术的升压器重新启动升压操作，在这种情况下，现有技术的升压器是和液晶显示屏的驱动电路结合在一起的，所以液晶显示屏不能产生画面和字符图像。
如上所述，制造商主要致力于在由较低的电源电压VLCD驱动的液晶显示单元上，电源电压VLCD越低，与临界值的差距就越小，即，在电平移位器12中非常容易发生死锁现象。另外，如果制造商使电源电压VLCD和临界值之间的差距很大，其还面临着液晶显示单元功率消耗大的问题。
为达到本发明的目的，本发明建议在电荷泵电路中给主开关电路平行地设置一个辅助开关电路，用根据辅助脉冲串组产生的高电源电压使电平移位器从死锁状态中恢复正常。
根据本发明的一个方面，提供一种电源电路，根据比第一电压稳定得多的第二电压来产生第一电压。该电源电路包括脉冲串源，产生第一多相位脉冲信号；电平移位器，和脉冲串源连接，并提供有第一电压，根据第一多相位脉冲信号产生在第一电平和第二电平之间变化的第二多相位脉冲信号，第二电平近似等于第一电压；电荷泵电路，提供有第二电压，其包括升压电容、多个储能电容和连接在升压电容和储能电容之间的第一开关电路，其响应第二多相位脉冲信号将升压电容和储能电容连接，以根据第二电压产生第一电压。该电源电路进一步包括和脉冲串源连接的延时电路，其引入时间延时以产生和第二多相位脉冲信号同相位的第三多相位脉冲信号。电荷泵电路进一步包括在升压电容和储能电容之间与第一开关电路并联的第二开关电路，电荷泵电路响应第三多相位脉冲信号以有选择地将升压电容和储能电容连接。
优选实施例说明第一实施例参考附图的图7，体现本发明的升压器包括脉冲发生器11、电平移位器12、辅助电平移位器14和电荷泵电路13。低电源电压VDD提供给辅助电平移位器14以及脉冲发生器11和电荷泵电路13。高电源电压VLCD给电平移位器12供电。低电源电压VDD例如由局部电源产生，比高电源电压VLCD稳定得多。
脉冲发生器11根据低电源电压VDD产生脉冲串CK91-CK93，并将脉冲串CK91-CK93提供给电平移位器12和辅助电平移位器14。脉冲发生器11将脉冲串CK91-CK93的电位值在低电平和高电平之间变化，并且高电平近似等于低电源电压VDD。脉冲串CK91-CK93永远不会互相重叠，在这种情况下脉冲串CK91-CK93的脉冲高度为1.5V。
电平移位器12和组合在现有技术升压器中的电平移位器相似。电平移位器12响应脉冲串CK91-CK93产生脉冲串CK1-CK3，电平移位器12将脉冲串CK1-CK3的高电平从低电源电压VDD变化到高电源电压VLCD，并将脉冲串CK1-CK3提供给电荷泵电路13。在脉冲串CK91-CK93和脉冲串CK1-CK3之间插入时间延迟，脉冲串CK1-CK3永远不会互相重叠。
辅助电平移位器14也响应脉冲串CK91-CK93产生辅助脉冲串CK21-CK23，辅助脉冲串CK21-CK23的高电平近似等于低电源电压VDD。因此脉冲串CK21-CK23的脉冲高度近似等于1.5V。希望辅助电平移位器14将时间延迟引入脉冲串的传送中，即在脉冲串CK91-CK93和脉冲串CK1-CK3之间插入时间延迟。换句话说，辅助电平移位器14引入的时间延迟和电平移位器12不得已引入的时间延迟的长度是一样长的。这就是说，辅助电平移位器14使脉冲串CK21-CK23和脉冲串CK1-CK3的相位相同。因此，将辅助电平移位器14组合在升压器中，以使脉冲串CK1-CK3和脉冲串CK21-CK23之间同步。在这种情况下，辅助电平移位器14的电路结构和电平移位器12相似，使辅助电平移位器14引入的时间延迟和电平移位器12不可避免地引入的时间延迟大约相等。
辅助电平移位器14可以用延时电路替换，换句话说，用延时电路使脉冲串CK91-CK93延时，并将延时后的脉冲串和脉冲串CK21-CK23一样从延迟电路提供给电荷泵电路13。当然，延时电路的设计使引入的时间延迟和电平移位器12不可避免地引入的时间延迟一样长。
将两组脉冲串CK1-CK3和CK21-CK23提供给电荷泵电路13，电荷泵电路根据脉冲串CK1-CK3或CK21-CK23将低电源电压VDD提升到高电源电压VLCD。
图8说明电荷泵电路13的电路结构。电荷泵电路13包括升压电容30；储能电容31、32和33；连接在升压电容30和储能电容31、32和33之间的主开关电路10；也连接在升压电容30和储能电容31、32和33之间的辅助开关电路20；调节器40和开关单元41。将一组脉冲串CK1-CK3提供给主开关电路10、另一组脉冲串CK21-CK23提供给辅助开关电路20。在电荷泵电路93和电荷泵电路13之间辅助开关电路20是差动的。
低电源电压VDD提供给调节器40和开关单元41。调节器40根据低电源电压VDD产生稳定的输出电压，这个稳定的输出电压比低电源电压VDD低一些。储能电容31、32和33有各自的储能电极和各自的反向电极，反向电极接地，储能电极分别和电压线VLC1、VLC2和VLC3连接。电压线VLC1和调节器40的输出端连接，用调节器40稳定的输出电压给储能电容31充电。
另外，升压电容30的两个电极a和b有选择地与储能电容31、32和33的储能电极相连接，两个电极a/b通过主开关电路10或辅助开关电路20分别与电压线VCL1、VCL2、VCL3和地线GND连接。
主开关电路10由开关场效应晶体管101-106来实现。开关场效应晶体管101-106和现有技术升压器中的开关场效应晶体管相似(见图4)，开关场效应晶体管101-106分别接在电极b和地线GND之间、电压线VLCD1和电极a之间、电压线VLC1和电极b之间、电极a和电压线VLC2之间、电极b和电压线VLC2之间以及电极a和电压线VLC3之间。脉冲串CK1、CK2和CK3分别提供给开关场效应晶体管101-102的栅极、开关场效应晶体管103-104的栅极和开关场效应晶体管105-106的栅极。
辅助开关电路20也由开关场效应晶体管201-206来实现。开关场效应晶体管201-206是图4中所示的N-沟道增强型的开关场效应晶体管，开关场效应晶体管201-206和开关场效应晶体管101-106并联。即，开关场效应晶体管201-206分别接在电极b和地线GND之间、电压线VLCD1和电极a之间、电压线VLC1和电极b之间、电极a和电压线VLC2之间、电极b和电压线VLC2之间以及电极a和电压线VLC3之间。脉冲串CK21、CK22和CK23分别提供给开关场效应晶体管201和202的栅极、开关场效应晶体管203和204的栅极和开关场效应晶体管205和206的栅极。如上所述，脉冲串CK21-CK23分别和脉冲串CK1-CK3相位相同，脉冲串CK21-CK23和脉冲串CK1-CK3使开关场效应晶体管201和202导通的同时分别使开关场效应晶体管101和102关断。
连接在低电压电压源VDD和电压线VLC3之间的开关单元41，在充电操作初始时被即刻闭合。
假设调节器40用稳定的输出电压给储能电容31充电。首先开关单元41导通，接着低电源电压VDD经开关单元41传递到电容33的储能电极，并且低电源电压VDD被存储在储能电容33中。开关场效应晶体管101-106和201-206被关断，低电源电压VDD被反馈到电平移位器12。
当升压操作启动时开关单元41关断，并将脉冲串变为各自的高电平。然后开关场效应晶体管101-102和201-202导通，开关场效应晶体管101、201和102、202将地点电压值和稳定的输出电压传递给升压电容的电极b和电极a。结果，储能电容31将电极a上的电位值向稳定输出电压提升。脉冲串CK1和CK2下降，开关场效应晶体管101和102以及开关场效应晶体管201和202关断，稳定的输出电压被存入储能电容30。
接着，脉冲串CK2和CK22上升到各自的高电平，开关场效应晶体管103-104和开关场效应晶体管203-204导通。稳定的输出电压经开关场效应晶体管103和开关场效应晶体管203传递到电极b，并将电极b的电位值从地点电平提升到稳定的输出电压。接着提升电极a的电位，并且充电电压经过开关场效应晶体管104、204和电压线VLC2传递到电容32的储能电极。脉冲串CK2和CK22电位下降，开关场效应晶体管103-104和203-204关断。因此，提升的电位值被储存入电容32。
接着，脉冲串CK3和CK23变为各自的高电平，开关场效应晶体管105-106和开关场效应晶体管205-206导通，提升的电位值经开关场效应晶体管105和205从电容32的储能电极传递到升压电容30的电极b，并且升压电容30再次提升另一个电极a的电位值。提升后的静止电位值经开关场效应晶体管106和206从电极a传递给电容33的储能电极，并且升压电容30将电容33储能电极的电位值从低电源电压VDD提高到提升后的静止电位值。储能电极的电位值(即提升后的静止电位值)反馈回电平移位器12，并且电平移位器12提高脉冲串CK1-CK3的高电平。脉冲串CK3和CK23下降，开关场效应晶体管105-106和开关场效应晶体管205-206关断，然后提升后的静止电位值被存入电容33。
重复上述提升操作，使电压线VLC1、VLC2和VLC3上的电位值逐渐提高，这一点和现有技术升压器中的那些电压线的情况相似。根据开关场效应晶体管201-206的阈值，当电压线VLC2、VLC3和电极b上的电位值比脉冲串CK21-CK23的高电平高、超过一定电位值时，开关场效应晶体管201-206不响应脉冲串CK21-CK23，且电压线VLC2、VLC3和电极b上的电位值维持开关场效应晶体管201-206为关断状态。仅通过开关场效应晶体管101-106重现(replay)电荷。因此，在没有不期望的电压降的情况下，升压器根据低电源电压VDD产生高电源电压VLCD。
现在假设高电源电压VLCD不希望地降到1.1V，即高电源电压VLCD低于电平移位器12的临界值1.2V，此时发生死锁状态。但这个电压降对辅助电平移位器14没有任何影响，辅助电平移位器14仍然产生脉冲串CK21-CK23，并将脉冲串CK21-CK23提供给辅助开关电路20。
当脉冲串CK21变为高电平时，开关场效应晶体管201-202导通，并给升压电容30的电极b/a分别重现地点电平和稳定的输出电压，此后响应脉冲串CK22和CK23在储能电容32、33和升压电容30之间重放电荷。重复升压操作，且升压电容30逐渐提高电压线VLC1、VLC2、VLC3的电位值。
当高电源电压VLCD超出临界值时，电平移位器12重新开始产生脉冲串CK1-CK3，并将CK1-CK3提供给主开关电路10。开关场效应晶体管101-106再一次参与升压操作，并经开关场效应晶体管101-106以及开关场效应晶体管201-206在升压电容30和储能电容32、33之间转送电荷。
根据开关场效应晶体管的阈值，电压线VLC2、VLC3和电极b上的电位值比脉冲串CK21-CK23的高电平高且超过一定电位值时，则开关场效应晶体管201-206不响应脉冲串CK21-CK23，只有开关场效应晶体管101-106参与升压操作。
图9说明从死锁状态恢复的情况。假设低电源电压VDD、高电源电压VLCD和调节器40的稳定输出电压分别为1.5V、3V和1V。当死锁发生时，电平移位器12停止输出脉冲串CK1-CK3，且电压线VLC3上的电位值下降。但辅助开关电路20维持升压操作，使电压线VLC2、VLC3上的电位值从电位下降的状态恢复。
正如从上面的说明所了解的，在电荷泵13中为实现升压操作，将两组脉冲串CK1-CK3和CK21-CK23分别从电平移位器12或14提供给相关的开关电路10或20。当电荷泵电路13给电平移位器12提供的高电源电压超过临界值时，辅助电平移位器14和相关的开关电路20是多余的。然而，即使电平移位器12在发生死锁期间停止输出脉冲串CK1-CK3，辅助电平移位器14也会连续给开关电路20提供脉冲串CK21-CK23，并且升压电容30和储能电容31-33继续升压操作，这样使电平移位器12从死锁状态中恢复，以重新启动脉冲串CK1-CK3。因此，辅助电平移位器14和开关电路20增强了高电源电压VLCD的稳定性。虽然制造商减小了高电源电压VLCD和临界值之间的裕度，根据本发明的升压器仍然能够稳定地连续产生高电源电压VLCD。
仅通过在现有技术升压器中加入延时电路(即辅助电平移位器14和开关电路20)就实现了升压器的稳定性。辅助电平移位器14和开关电路20在半导体芯片中只占很小的面积，所增加的面积可以忽略不计。因此，在不牺牲半导体芯片的情况下，制造商提高了升压器的稳定性。第二实施例体现本发明的另一种升压器也主要包括脉冲发生器、电平移位器、延时电路(即辅助电平移位器)和电荷泵电路。脉冲发生器、电平移位器和延时电路分别和脉冲发生器11、电平移位器12和辅助电平移位器14相似，以下不做进一步说明。
电荷泵电路的电路结构和电荷泵电路13相似，包括升压电容、储能电容和两个互相并行排列的开关电路。如图10所示，除开关场效应晶体管206外，两个开关电路由将P-沟道增强型场效应晶体管51和N-沟道增强型场效应晶体管52并联和外加一个反相器53的传输门实现。开关场效应晶体管206由N-沟道增强型场效应晶体管实现。原因是在高电平补偿脉冲串的情况下，电压线VLC3上的高电源电压不允许P-沟道增强型场效应晶体管51关断。
如果P-沟道增强型场效应晶体管51的阈值很小，则N-沟道增强型场效应晶体管可以用作开关场效应晶体管201-205。换句话说，在传输门确实在导通和关断状态之间变化的范围内，传输门被用作开关场效应晶体管。
进一步说，以开关场效应晶体管204为例，P-沟道增强型场效应晶体管51可以用两个串联的P-沟道增强型场效应晶体管51来替代。在P-沟道增强型场效应晶体管51中，背栅或N型阱和电位值高于其他的源区或漏区连接。开关场效应晶体管204接在电压线VLC2和电极a之间，电极a分别与电压线VLC1和电压线VLC3联接，且源区变得比漏区高些或低些。换句话说，不可能确定那一个区域的电压高于另一个区域的电压。P-沟道增强型场效应晶体管的背栅(衬底)分别和与各区共享的公共区域相对的区域连接。在串联的P-沟道增强型场效应晶体管中不发生任何故障。因此，在P-沟道增强型场效应晶体管51的使用上有几个限制。
电压线A和B之间所连接的是并联组合，脉冲串CK1、CK2、CK3或CK21、CK22、CK23和互补的脉冲串从电平移位器12和反相器53分别提供到N-沟道增强型场效应晶体管52的栅极和P-沟道增强型场效应晶体管51的栅极。当脉冲串上升到高电平时互补脉冲串下降，N-沟道增强型场效应晶体管52和P-沟道增强型场效应晶体管51同时导通。另一方面，当脉冲串下降到高电平时互补脉冲串上升，N-沟道增强型场效应晶体管52和P-沟道增强型场效应晶体管51同时关断，电压线A和B代替电压线VLC1、VLC2、VLC3、地线GND和电压线，而与电极a、b连接。
执行第二实施例的升压器和图7、图8中所示的升压器的操作相似，并实现了第一实施例的所有优点。传输门的通道电阻比N-沟道增强型场效应晶体管低，因此，电位值在升压电容30和储能电容31/32/33之间转换，没有电位降。第三实施例还是体现本发明的另一种升压器也主要包括脉冲发生器、电平移位器、延时电路(即辅助电平移位器)和电荷泵电路。脉冲发生器、电平移位器和延时电路分别和脉冲发生器11、电平移位器12和辅助电平移位器14相似，以下不做进一步说明。
电荷泵电路和电荷泵电路13的电路结构相似，包括升压电容、储能电容和两个互相并行排列的开关电路。除开关场效应晶体管101和201外，两个开关电路由图11中所示的并联电路实现，并联电路由互相并联组合的N-沟道增强型场效应晶体管52和N-沟道非掺杂型场效应晶体管54来实现。并联电路52、54连接在电压线A、B之间，脉冲串CK1、CK2、CK3或者CK21、CK22、CK23提供到N-沟道非掺杂型场效应晶体管54的栅极以及N-沟道增强型场效应晶体管52的栅极。
N-沟道增强型场效应晶体管52是经过包括用N型掺杂物质进行沟道掺杂的工艺制成的，N-沟道增强型场效应晶体管的固定阈值比0大得多。而N-沟道非掺杂型场效应晶体管是经过无沟道掺杂的工艺制成的，所以，N-沟道非掺杂型场效应晶体管的阈值是最低等级的。N-沟道非掺杂型场效应晶体管降低了并联电路的沟道电阻。如上所述，开关晶体管101和201用N-沟道增强型场效应晶体管来实现，如果开关晶体管101和201也用并联电路来实现，则连接到电极b的电压线在所有时刻都通过N-沟道非掺杂型场效应晶体管和地线GND电连接，因此升压电容30不能提升电位值。
第三实施例的升压器的操作和第一实施例相似，并实现了本发明的所有优点。并联电路52、54减小了电压线A、B之间的电阻，并加速了升压操作。第四实施例体现本发明的另一种升压器也主要包括脉冲发生器、电平移位器、延时电路(即辅助电平移位器)和电荷泵电路。脉冲发生器、电平移位器和延时电路分别和脉冲发生器11、电平移位器12和辅助电平移位器14相似，以下不做进一步说明。
该电荷泵电路和电荷泵电路13的电路结构相似，包括升压电容、储能电容和两个互相并行排列的开关电路。除开关场效应晶体管101、201和206外，两个开关电路由图12中所示的并联电路实现。并联电路由传输门即互相并联组合的P-沟道增强型场效应晶体管51、N-沟道增强型场效应晶体管52和反相器53来构成，N-沟道非掺杂型场效应晶体管54与传输门并联。P-沟道增强型场效应晶体管51也受到前面说明的限制。
并联电路51、52、54连接在电压线A、B之间，将脉冲串CK1、CK2、CK3或CK21、CK22、CK23以及补偿脉冲串提供给N-沟道非掺杂型型场效应晶体管54的栅极、N-沟道增强型场效应晶体管52的栅极以及P-沟道增强型场效应晶体管51的栅极。
体现第四实施例的升压器的操作和第一实施例相似，并实现了第三实施例的优点。第五实施例体现本发明的另一种升压器也主要包括脉冲发生器、电平移位器、延时电路(即辅助电平移位器)和电荷泵电路。脉冲发生器、电平移位器和延时电路分别和脉冲发生器11、电平移位器12和辅助电平移位器14相似，以下不做进一步说明。
该电荷泵电路和电荷泵电路13的电路结构相似，包括升压电容、储能电容和两个互相并排的开关电路。除开关场效应晶体管101、201外，两个开关电路由图13中所示的N-沟道非掺杂型场效应晶体管54实现。本升压器的操作和第一实施例相同，在不牺牲开关电路10、20的简单电路结构的情况下，N-沟道非掺杂型场效应晶体管54起到了高速开关的作用。第六实施例体现本发明的另一种升压器也主要包括脉冲发生器、电平移位器、延时电路(即辅助电平移位器)和电荷泵电路。脉冲发生器、电平移位器和延时电路分别和脉冲发生器11、电平移位器12和辅助电平移位器14相似，以下不做进一步说明。
电荷泵电路和电荷泵电路13的电路结构相似，包括升压电容、储能电容和两个互相并行排列的开关电路。除开关场效应晶体管101、201、206外，两个开关电路由图14中所示的并联电路实现。并联电路由P-沟道增强型场效应晶体管51、N-沟道非掺杂型场效应晶体管54和反相器53构成。P-沟道增强型场效应晶体管51也受到前面说明的限制。
P-沟道增强型场效应晶体管51和N-沟道非掺杂型场效应晶体管54互相并联连接在电压线A、B之间，脉冲串CK1、CK2、CK3或CK21、CK22、CK23被提供给N-沟道非掺杂型场效应晶体管54的栅极和反相器53，反相器53给P-沟道增强型场效应晶体管51的栅极提供互补的脉冲串。
实现第六实施例的升压器的操作和第一实施例相似，并实现了第三实施例的优点。
通过上述说明可以理解，辅助开关电路20和正规的开关电路并联在升压电容30和储能电容31/32/33之间，稳定电源电压产生的脉冲串CK21-CK23选通辅助开关电路的开关晶体管。即使在死锁期间电平移位器12停止发出脉冲串CK1、CK2、CK3时，辅助开关电路在升压电容30和储能电容31/32/33之间连续转送电荷，使电荷泵电路13将高电源电压VLCD从不期望的电位降低中恢复。因此电平移位器12立即从死锁状态中恢复，根据本发明的升压器给液晶显示器这样的目标稳定提供高电源电压，即使制造商降低了高电源电压，根据本发明的升压器仍能够稳定且不死锁。
尽管对本发明具体的实施例进行了展示和说明，很明显，本领域中熟练的技术人员在不违反本发明精神和范围的情况下，可以做出各种变化和改进。
例如，电荷泵电路13可多于三级(即多于三个储能电容)。在这种情况下，构成主开关电路和辅助开关电路的开关电路的场效应晶体管多于第一实施例中构成开关电路的场效应晶体管。
低电源电压VDD和高电源电压VLCD从未被限制在1.5V和3V。本发明适用于任何根据低电压来产生高电压的升压器。
根据本发明的升压器适用于任何种类的电气和电子系统。换句话说，其应用领域未被限制为液晶显示元件。
调节器可以分别给储能电容提供多路稳定电压。电荷泵电路可以根据提供给其的稳定电压上升或下降。根据本发明的升压器可以产生与被提供的电源电压一样高的稳定电压。
所选择的开关场效应晶体管可以用P-沟道增强型场效应晶体管来实现。
最后，任何种类的延时电路都可用于升压器或电源电路，只要输出脉冲串和电平移位器的脉冲串同相位即可。
权利要求
1.一种电源电路，用于根据第二电压(VDD)产生第一电压(VLCD)，所述第二电压比所述第一电压更稳定，其特征在于包括脉冲串源(11)，产生第一多相位脉冲信号(CK91-CK93)；电平移位器(12)，和所述脉冲串源(11)连接，被提供有所述第一电压(VLCD)，并且根据所述第一多相位脉冲信号(CK91-CK93)产生在第一电平和第二电平之间变化的第二多相位脉冲信号(CK1-CK3)，所述第二电平近似等于所述第一电压；电荷泵电路(13)，其被提供有所述第二电压(VDD)，其包括升压电容(30)，多个储能电容(31/32/33)和连接在所述升压电容(30)和所述储能电容(31/32/33)之间的第一开关电路(10)，电荷泵电路(13)响应所述第二多相位脉冲信号(CK1-CK3)，以有选择地将所述升压电容(30)和所述储能电容(31/32/33)接通，使得根据所述第二电压(VDD)产生所述第一电压(VLCD)，其特征在于，进一步包括延时电路(14)，和所述脉冲串源(11)连接，引入时间延迟以产生和所述第二多相位脉冲信号(CK1-CK3)同相位的第三多相位脉冲信号(CK21-CK23)，还在于所述电荷泵电路(13)进一步包括在所述升压电容(30)和所述储能电容(31/32/33)之间与所述开关电路(10)并联的第二开关电路(20)，其响应所述第三多相位脉冲信号(CK21/CK22/CK23)，以将所述升压电容(30)分别和所述储能电容(31/32/33)接通。
2.如权利要求1中所述的电源电路，其特征在于，所述电荷泵电路将所述第二电压(VDD)提升到所述第一电压(VLCD)，以使所述第一电压高于所述第二电压。
3.如权利要求1中所述的电源电路，其特征在于，所述电荷泵电路(13)进一步包括调节器(40)，调节器(40)的输入节点上加有所述第二电压(VDD)，其输出节点与向其提供稳定电压的所述储能电容(31)之一连接；开关单元41连接在所述第二电压源(VDD)和另一个所述储能电容(33)之间，用于在电源电路中实现的操作的初始阶段，给所述另一个储能电容(33)提供所述第二电压(VDD)。
4.如权利要求3中所述的电源电路，其特征在于，所述稳定电压低于所述第二电压(VDD)，所述电荷泵电路(13)通过升压电容(30)的升压操作将第二电压(VDD)提升到所述第一电压(VLCD)。
5.如权利要求1中所述的电源电路，其特征在于，电路结构与所述电平移位器相似的另一个电平移位器(14)用作所述延时电路。
6.如权利要求1中所述的电源电路，其特征在于，所述第一开关电路(10)具有第一开关元件(101-106)，所述第二多相位脉冲信号的第一脉冲串(CK1/CK2/CK3)有选择地提供给第一开关元件(101-106)，所述开关元件(101-106)和所述第二开关电路(20)的第二开关元件(201-206)的数量相等，所述第三多相位脉冲信号的第二脉冲串(CK21/CK22/CK23)有选择地提供给第二开关元件(201-206)，所述第一开关元件(101-106)分别和所述第二开关元件(201-206)配对。
7.如权利要求6中所述的电源电路，其特征在于，所述第一和第二开关元件分别用N-沟道增强型场效应晶体管(52)来实现。
8.如权利要求6中所述的电源电路，其特征在于所述第一和第二开关元件有选择地用N-沟道增强型场效应晶体管(52)和传输电路实现，每个所述传输电路具有N-沟道增强型场效应晶体管(52)，与所述N-沟道增强型场效应晶体管(52)并联的P-沟道增强型场效应晶体管(51)以及反相器(53)，所述反相器产生与提供到所述N-沟道增强型场效应晶体管的第一或第二脉冲串互补的脉冲串，以给所述P-沟道增强型场效应晶体管提供所述脉冲串。
9.如权利要求6中所述的电源电路，其特征在于，所述第一和第二开关元件有选择地用具有确定阈值大于零的N-沟道增强型场效应晶体管(52)和阈值近似等于零的N-沟道非掺杂型场效应晶体管(54)来实现，第一脉冲串或第二脉冲串提供给所述N-沟道增强型场效应晶体管(52)的栅极(G)和所述N-沟道非掺杂型场效应晶体管(54)的栅极(G)。
10.如权利要求7中所述的电源电路，其特征在于，各所述第一和第二开关元件进一步包括阈值近似等于零的与所述N-沟道增强型场效应晶体管(52)并联的N-沟道非掺杂型场效应晶体管(54)，第一脉冲串或第二脉冲串提供给所述N-沟道增强型场效应晶体管(52)的栅极(G)和N-沟道非掺杂型场效应晶体管(54)的栅极(G)。
11.如权利要求8中所述的电源电路，其特征在于，各所述传输电路进一步包括阈值近似等于零并与所述N-沟道增强型场效应晶体管(52)并联的N-沟道非掺杂型场效应晶体管(54)，且所述第一脉冲串或第二脉冲串提供给N-沟道非掺杂型场效应晶体管(54)的栅极(G)。
12.如权利要求6中所述的电源电路，其特征在于，各所述第一和第二开关元件有选择地由N-沟道增强型场效应晶体管(52)和并联电路来实现，并联电路各包括P-沟道增强型场效应晶体管(51)，与所述P-沟道增强型场效应晶体管(51)并联的N-沟道非掺杂型场效应晶体管(54)和反相器(53)，反相器(53)产生与提供到所述N-沟道非掺杂型场效应晶体管栅极的第一或第二脉冲串互补的脉冲串，以给所述P-沟道增强型场效应晶体管的栅极提供所述脉冲串。
全文摘要
脉冲发生器(11)从低电源电压(VDD)产生脉冲串(CK91－CK93),并给电平移位器(12)和辅助电平移位器(14)提供该脉冲串,使脉冲串(CK1－CK3)和高电源电压(VLCD)一样高。把和脉冲串(CK1－CK3)同相位的辅助脉冲串(CK21－CK23)提供给并联在升压电容(30)和储能电容(31/32/33)之间的第一开关电路(10)和第二开关电路(20);分别在升压电容和储能电容之间有选择地传输电荷,以将低电源电压(VDD)提升到高电源电压(VLCD);在由于不期望的高电源电压(VLCD)电位降低使电平移位器(12)死锁时,第二开关电路(20)使升压电容(30)连续提升低电源电压(VDD),以使电平移位器(12)从死锁状态中立即恢复正常。
文档编号G09G3/36GK1369952SQ021031
公开日2002年9月18日 申请日期2002年1月31日 优先权日2001年1月31日
发明者胜泽光幸 申请人:日本电气株式会社