专利名称：半导体器件及液晶面板显示驱动器的制作方法
技术领域：
本发明涉及半导体器件，特别涉及一种可应用于集成电路的半导体器件，用于驱动例如液晶面板或者等离子体显示面板这样的薄型显示设备。
已知一种门驱动器和一种源或数据驱动器是用于驱动液晶显示面板的集成电路的，在该液晶显示面板中把液晶和TFT(薄膜晶体管)相结合。该门驱动器用于按照从上到下的次序有选择地驱动在显示面板的水平方向上的门线(gate line)。该数据驱动器把图像数据信号转换为要施加到液晶上的电压，并且把电压施加到与所选择门线相连接的像素电极。
该数据驱动器具有可安装在单个集成电路上的有限数目的输出。因此，多个集成电路驱动器被用于实现液晶显示面板的所需分辨率。例如，需要8个集成电路驱动器来实现由1024×768点所构成的XGA(扩展图形阵列)液晶面板，每个驱动器具有384个输出(128×3RGB)，并且需要10个驱动器来实现由1280×1024点所构成的SXGA(超级扩展图形阵列)。
背景技术：
图5示出常规的数据驱动器的结构。在该结构中，4个集成电路驱动器102用于单个激光显示面板101。每个驱动器102的输入连接到多个公共数据线路DATA和一个公共时钟线路CLK，通过这些线路把数据信号和时钟信号并行地提供到集成电路驱动器102。每个集成电路驱动器102的输出连接到液晶显示面板101的源线路。
每个集成电路驱动器102在输入端口中具有一个门电路，通过该输入端口取得数据信号。该门电路分析提供到所有驱动器102的数据信号。然后，该门电路打开其自身的门并且如果应当接收数据信号则锁存该数据信号。在该门锁存该数据信号之后，该门电路关闭该门。因此，每个驱动器102在其它驱动器锁存该数据信号时被无效。因此，可以减少在数据驱动器中消耗的能量。
从公共数据线路DATA到各个驱动器102的互联线具有并行的交叉点，其中数据信号被并行地传输。安装有驱动器102的印刷电路板采用用于把数据线路DATA与输入线路相连接的通孔延伸到形成于另一个层面中的驱动器102。上述互联线是使用具有4至6个层面的多层板而实现的。
由于数据线路DATA和时钟线路CLK被用于驱动所有驱动器102，连接到这些线路的驱动电路需要具有高的驱动能力。但是，从高驱动线路产生相当大的EMI(电磁干扰)。
图6示出常规数据驱动器的另一种结构。图6中所示的结构与图5中所示的结构相同之处在于电路驱动器103的输出连接到液晶显示面板101的源线路，但是不同之处在于数据线路DATA和时钟线路CLK被设置为与该驱动器103级联。
在数据线路DATA和时钟线路CLK上传输的数据信号和时钟信号被轮流发送到驱动器103。该级联结构没有以并行形式存在的数据线路DATA的交点。因此，安装有驱动器103的印刷电路板可以由较少的层面而形成，例如两层。这减少了印刷电路板的成本。另外，提供数据信号和时钟信号到数据线路DATA和时钟线路CLK的电路仅仅需要驱动第一驱动器103，并且可以具有较少的驱动能力。这有助于减少由于数据线路DATA和时钟线路CLK所导致的EMI。
但是，应当指出，该数据级联系统与并行形式不同之处在于，该数据信号通过驱动器的集成电路内部，并且被发送到下一级。因此，即使在其本身的集成电路中采用的数据信号被完全锁存之后，该驱动器需要继续输入用于下一级的数据信号。
发明内容
考虑到上文所述内容，本发明的目的是提供一种半导体器件，其中在该数据级联系统中消耗较少的能量。
上述目的通过一种能够从所传输数据信号中捕获所需数据信号的半导体器件而实现。该半导体器件包括数据捕获电路，其从该半导体器件外部接收时钟信号和数据信号；数据输出电路，其把由数据捕获电路所捕获的时钟信号和数据信号发送到外部；锁存电路，其锁存由数据捕获电路所捕获的数据信号；以及内部数据传输阻挡电路，当数据捕获电路接收不要被锁存电路锁存的数据信号时，其阻挡数据信号传输到锁存电路。
并且，上述目的通过一种数据级联系统的液晶显示面板驱动器而实现，其中数据信号被输入和级联到下一级。该驱动器包括数据捕获电路，其从该半导体器件外部接收时钟信号和数据信号；数据输出电路，其把由数据捕获电路所捕获的时钟信号和数据信号发送到外部；锁存电路，其锁存由数据捕获电路所捕获的数据信号；以及内部数据传输阻挡电路，当数据捕获电路接收不要被锁存电路锁存的数据信号时，其阻挡数据信号传输到锁存电路。
从下文结合示出本发明的优选实施例的附图的详细描述中，本发明的上述和其它目的、特点和优点将变的更加清楚。
图1为示出本发明的半导体器件的原理结构的示意图；图2为一种集成电路驱动器的数据输入侧上的示意结构的方框图；图3为数据控制电路的结构的电路图；图4为在数据控制电路的节点处的信号的波形图；图5为常规数据驱动器的示意图；以及图6为另一种常规数据驱动器的示意图。
具体实施例方式
下面参照附图描述本发明的原理。
图1示出本发明的半导体器件的原理结构。本发明的多个半导体器件被应用于一个多级电路，使得一个输入数据信号以级联的形式传输。实现在数据级联系统中的半导体器件之间的连接，使得该半导体器件的第一级被提供该数据信号和时钟信号。因此，该半导体器件的第一级可以具有相对较低的驱动能力。这对于EMI来说是有利的。
该半导体器件包括数据捕获电路1、数据输出电路2和锁存电路3。该数据捕获电路1捕获来自半导体器件外部的数据信号和时钟信号。数据输出电路2所捕获的数据信号和时钟信号输出到下一级。锁存电路3锁存由数据捕获电路1所捕获的数据信号。另外，该半导体器件包括时钟传输阻挡电路4、外部数据传输阻挡电路5和内部数据传输阻挡电路6。当锁存电路3继续保持所捕获的数据信号时，时钟传输阻挡电路4阻挡时钟信号输出到数据输出电路2。当锁存电路3继续保持所捕获的数据信号时，外部数据传输阻挡电路5阻挡该数据信号输出到数据输出电路2。当该数据信号被输出到数据输出电路2时，内部数据传输阻挡电路6阻挡该数据信号输出到锁存电路。
在操作中，数据捕获电路1捕获从该半导体器件外部串行发送的数据信号和时钟信号。如果该数据信号要被锁存电路3所锁存，则时钟传输阻挡电路4和外部数据传输阻挡电路5阻挡该数据信号和时钟信号输出到数据输出电路2。内部数据传输阻挡电路6从该时钟信号产生一个内部时钟信号，并且操作该锁存电路3。数据捕获电路1锁存如此捕获的数据信号。如此锁存的数据信号被传输到内部电路并且被处理，然后通过输出端口输出。
当锁存电路3结束该数据信号的锁存时，时钟传输阻挡电路4和外部数据传输阻挡电路5被允许把该数据信号和时钟信号输出到下一级的数据输出电路2。另外，内部数据传输阻挡电路6停止产生内部时钟信号。因此，当锁存电路3不被提供内部时钟信号时，它停止工作。
按照上述方式，当提供要被锁存的数据信号时，锁存电路3锁存该数据信号。在此时，时钟传输阻挡电路4和外部数据传输阻挡电路5阻止时钟信号和数据信号被输出到数据输出电路2。因此，下一级的半导体器件由于停止提供时钟信号而停止，并且可以减少功耗。相反，当提供要被第一级之后的任何一个电路级锁存的数据信号时，时钟传输阻挡电路4和外部数据传输阻挡电路5把该时钟信号和数据信号输出到数据输出电路2，而由于内部数据传输阻挡电路6停止提供时钟信号，使得第一级的锁存电路3停止工作。因此，在半导体器件的第一级中的功耗可以减少。
下面描述本发明的一个实施例，其中该半导体器件被用于该集成电路驱动器，用于驱动液晶显示面板的源线路(source line)。
图2为在该集成电路驱动器的数据输入电路侧上的结构的方框图。
一个集成电路驱动器11具有数据捕获电路12、数据控制电路13和数据输出电路14。数据捕获电路12捕获来自驱动器外部的时钟信号CLK和数据信号DATA。数据控制电路13处理由数据捕获电路12所捕获数据信号和时钟信号。数据输出电路14把由数据控制电路13所处理的数据信号和时钟信号输出到该集成电路驱动器的下一级。另外，该驱动器11具有锁存电路15和位移寄存器16。锁存电路15锁存来自数据控制电路13的数据信号。位移寄存器16控制锁存电路15顺序地锁存被串行提供的数据信号。
输入到驱动器11的时钟信号CLK和数据信号DATA被发送到数据捕获电路12和数据控制电路13。当所提供的数据信号被锁存在锁存电路15中时，数据控制电路13缓存该数据信号并且把它发送到锁存电路15。在此时，数据控制电路13不把数据信号传输到数据输出电路14。在锁存电路15完全锁存该数据信号之后，数据控制电路13停止把数据信号传输到锁存电路15，并且控制把输入的数据信号和时钟信号传输到数据输出电路14。
由锁存电路15锁存的数据信号被发送到驱动液晶显示面板的内部电路。该内部电路具有把输入数据信号转换为模拟输出电压的功能，该输出电压然后通过输出缓冲器到达该液晶显示面板的相应源线路。
如上文所述，数据控制电路13从要传输到下一级的驱动器的信号中分离出要发送到锁存电路15的数据信号，从而该电路不需要的数据不被传输。因此，当驱动器11捕获寻址到它的数据信号时，位于下一级的驱动器停止工作。相反，当该数据寻址到任何一个下一级电路时，相关的驱动器11的锁存电路15停止工作。因此，数据信号和时钟信号不被提供到不需要的电路，从而可以减少功耗。
图3为该数据控制电路的结构的电路图，以及图4为在图3中所示的数据控制电路的节点处的信号的波形图。
数据控制电路13具有分别从数据捕获电路12接收时钟信号CLK1和数据信号DATA1的输入端子，以及分别接收启动信号START和复位信号RESET的输入端子。数据控制电路13具有分别把时钟信号CLK2和数据信号DATA2传送到数据输出电路14的输出端子、把启动信号传输到下一级的驱动器的输出端子、以及把内部时钟信号提供到位移寄存器16、锁存电路15和内部电路的输出端子。
接收数据信号DATA1的输入端子连接到“与”门的第一输入端，该“与”门的输出连接到把数据信号DATA2传输到数据输出电路14的输出端子。接收时钟信号CLK1的输入端子连接到“与”门22的第一输入端，该“与”门的输出端连接到传输时钟信号CLK2的一个输出端。分别接收启动信号START和复位信号RESET的输入端连接到D型触发器23的相应输入端。D型触发器23的数据输入端连接到电源线，以及其反相输出端连接到“异或”门24和“与非”门25的第一输入端。“异或”门24的输出端连接到“与”门21和22的第二输入端。“与非”门25的输出端连接到“或”门26的第一输入端。“或”门26的第二输入端连接到接收时钟信号CLK1的输入端，并且其输出端连接到提供内部时钟的输出端和计数器27的时钟输入端。计数器27的复位输入端连接到接收复位信号RESET的输入端，并且其输出端连接到反相器28的输入端，以及把启动信号传输到下一级的驱动器的输出端。反相器28的输出端连接到“异或”门24和“与非”门25的第二输入端。
下面将参照图4描述如此构成的数据控制电路13的操作，其中信号A出现在触发器23的输出端，信号B出现在反相器28的输出端，信号C出现在“异或”门24的输出端，以及信号D出现在“与非”门25的输出端。当时钟信号CLK1和CLK2有效时，该数据信号DATA1和DATA2被锁存，并且当时钟信号无效时，该数据信号不被锁存。因此，通常示出该时钟信号的操作。
数据控制电路13预先接收时钟信号CLK1，并且在时刻t0接收复位信号REST，触发器23和计数器27被清零。因此作为触发器23的输出的信号A被切换到低电平，并且作为计数器27的输出的反相的信号B切换到高电平。因此，作为“异或”门24的输出的信号C被切换到高电平，从而“与”门21和22被打开。因此，作为“与非”门25的输出的信号D切换到高电平，从而“或”门26的输出，即内部时钟信号被固定到高电平。
因此，启动信号START在任意时间t1输入。然后，触发器23锁存电源的高电平，并且把其输出切换到高电平。该状态保持直到输入下一个复位信号RESET。触发器23的输出被切换到高电平，并且作为“异或”门24的输出的信号C切换到低电平，因为作为第二输入的信号B处于高电平。因此，两个“与”门21和22被关闭。因此，数据信号DATA1和时钟信号CLK1被防止传送到数据输出电路14。“与非”门25的第一输入端被提供到电平，并且其第二输入端被提供到电平，从而输出D切换到低电平。因此，“或”门26打开并且时钟信号CLK1被输出作为内部时钟信号。该内部时钟信号被提供到计数器27，并且被输出到位移寄存器电路16、锁存电路15和该内部电路，作为参考时钟。
由于提供内部时钟信号，因此串行传输的数据信号DATA1被在锁存电路15中顺序地捕获，并且被转换为并行数据。计数器27计数内部时钟信号的周期数，并且计数锁存在锁存电路15中的数据信号DATA1的项目数。计数器27被设置为对应于要锁存在锁存电路15中的数据的项目数。当该计数值与设置在时间t2的数目相等时，计数器27的输出信号切换到高电平。该输出信号被反相器28反相，并且输出所得的低电平信号B。这样把“异或”门24的输出信号C切换到高电平，从而两个“与”门21和22被打开。因此，数据信号DATA1和时钟信号CLK1可以传送到数据输出电路14。由于“与非”门25的第二输入端切换到低电平，因此其输出信号D切换到高电平。因此，“或”门26关闭，从而它的输出被固定在高电平。内部时钟不再由时钟信号CLK1所产生，并且计数器27、位移寄存器16、锁存电路15和内部电路停止工作。数据不能够传送到锁存电路15，并且可以减少功耗。当计数器27计数时所产生的高电平信号被用于产生提供到下一级的驱动器的启动信号的脉冲。
当自身驱动器捕获该数据信号时，以下每个级联的驱动器停止把数据信号和时钟信号提供到下一级的驱动器，并且在该数据完全被捕获之后停止工作，从而数据信号和时钟信号可以传送到下一级的驱动器。当完成一个扫描操作时，相关的驱动器11再次启动输入该复位信号RESET。
在本发明的实施例中的数据控制电路13采用“异或”门24和“与非”门25来实现用于数据信号和时钟信号的门控制。另外用于数据信号和时钟信号的门控制可以分别由“与非”门和“异或”门所实现，或者可以通过组合其它逻辑门而执行。
计数器27被用于设置通过和阻挡数据信号和时钟信号的时序，并且可以由具有相同效果的位移寄存器所代替。
本发明的上述实施例针对由集成电路所形成的用于驱动液晶显示面板的各个驱动器。但是本发明不限于上文所述。例如，本发明可以应用于驱动例如等离子体显示面板或者有机电致发光(EL)显示面板的薄型显示设备的集成电路驱动器。
如上文所述，根据本发明，在此提供一种内部数据传送阻挡电路，用于当数据捕获电路接收不要被锁存电路锁存的数据信号时，阻挡数据信号传送到锁存电路的数据信号。因此可以把要发送到锁存电路的数据信号和要发送到下一级的数据输出电路的数据信号相互分离。当锁存电路完成捕获它自身所需的数据时，该内部数据传输阻挡电路阻止该数据信号传送到包括锁存电路的内部电路。因此，可以避免不必要的操作，并且可以减少功耗。
上文仅仅被认为是对本发明的原理的解释。另外，由于本领域的专业人员容易作出各种变型和改变，因此本发明不限于所示并描述的具体结构和应用，相应地所有适当的变型和等价替换被认为是落在所附权利要求及其等价表述的范围内。
权利要求
1.一种能够从所传输数据信号中捕获所需数据信号的半导体器件，其中包括数据捕获电路，其从该半导体器件外部接收时钟信号和数据信号；数据输出电路，其把由数据捕获电路所捕获的时钟信号和数据信号发送到外部；锁存电路，其锁存由数据捕获电路所捕获的数据信号；以及内部数据传输阻挡电路，当数据捕获电路接收不要被锁存电路锁存的数据信号时，其阻挡数据信号传输到锁存电路。
2.根据权利要求1所述的半导体器件，其中所述内部数据传输阻挡电路包括第一逻辑门电路，其响应由数据捕获电路所捕获的时钟信号把内部时钟信号输出到锁存电路，其中通过停止来自第一逻辑门电路的内部时钟信号，阻挡到锁存电路的数据信号传输。
3.根据权利要求2所述的半导体器件，其中进一步包括计数器，其计数内部时钟信号的周期数，并且如此计数要被锁存的数据信号数目，当该计数器计数时，该第一逻辑门电路被关闭。
4.根据权利要求3所述的半导体器件，其中进一步包括时钟传输阻挡电路，其阻挡被数据捕获电路所捕获的时钟信号传输到数据输出电路，直到该计数器到达预定计数值为止。
5.根据权利要求4所述的半导体器件，其中该时钟传输阻挡电路包括第二逻辑门电路，其接收由数据捕获电路所捕获的时钟信号，并且把该时钟信号输出到数据输出电路，当该计数器计数时，该第二逻辑门电路被该计数器所关闭。
6.根据权利要求3所述的半导体器件，其中进一步包括一个外部数据传输阻挡电路，其阻挡由数据捕获电路所捕获的数据信号被传输到数据输出电路，直到该计数器到达预定计数值为止。
7.根据权利要求6所述的半导体器件，其中该外部数据传输阻挡电路包括第三逻辑门电路，其接收由数据捕获电路所捕获的数据信号，并且把该数据信号输出到数据输出电路，当该计数器计数时，该第三逻辑门电路被该计数器所关闭。
8.一种数据级联系统的液晶显示面板驱动器，其中数据信号被输入和级联到下一级，该驱动器包括数据捕获电路，其从该半导体器件外部接收时钟信号和数据信号；数据输出电路，其把由数据捕获电路所捕获的时钟信号和数据信号发送到外部；锁存电路，其锁存由数据捕获电路所捕获的数据信号；以及内部数据传输阻挡电路，当数据捕获电路接收不要被锁存电路锁存的数据信号时，其阻挡数据信号传输到锁存电路。
9.根据权利要求8所述的液晶显示面板驱动器，其中进一步包括时钟传输阻挡电路，其在由数据捕获电路所捕获的数据信号要被锁存电路锁存时，阻挡被数据捕获电路所捕获的时钟信号传输到该数据输出电路。
10.根据权利要求8所述的液晶显示面板驱动器，其中进一步包括外部数据传输阻挡电路，其在由数据捕获电路所捕获的数据信号要被锁存电路锁存时，阻挡被数据捕获电路所捕获的时钟信号传输到该数据输出电路。
全文摘要
在需要长时间工作的数据级联系统中提供一种半导体器件,其可以减少功率消耗。如果由数据锁存电路所捕获的数据信号要被锁存电路锁存,则时钟传输阻挡电路和外部数据传输阻挡电路阻挡时钟信号和数据信号传输到数据输出电路。因此,可以减少在后级的半导体器件中消耗的能量。当时钟传输阻挡电路和外部数据传输阻挡电路使所捕获的时钟信号和数据信号输出到数据输出电路时,如果在后级的半导体器件中需要所捕获的数据信号,则一个内部数据传输阻挡电路阻止该数据信号锁存在该锁存电路中。因此,相关半导体器件停止捕获该数据信号,从而可以减少功耗。
文档编号G09G3/20GK1423248SQ0214160
公开日2003年6月11日 申请日期2002年9月2日 优先权日2001年11月30日
发明者熊谷正雄, 鹈户真也 申请人:富士通株式会社