专利名称：显示器的带误差补偿的图像缩放系数产生电路的制作方法
技术领域：
本实用新型属于显示器技术领域，更具体地说涉及显示器的带误差补偿图像缩放系数产生电路的改进。
背景技术：
在显示器图像缩放电路中，由于对缩放系数近似取整，带来误差。这时如不加补偿，积累误差会非常大，以致显示器无法正确显示。又因为带小数的运算在电路中难以实现，以往的电路十分复杂，开销大，而且误差也较大，使显示器的图像质量下降。
本实用新型的目的，就在于克服上述缺点和不足，提供一种结构简单，而且误差较小，显示器的图像质量得到明显改善的显示器的带误差补偿的图像缩放系数产生电路。
发明内容
本实用新型包括场缩放系数产生电路和行缩放系数产生电路。上述两种电路均包括一个以64为周期的加1计数器。与计数器的输出端连接的是与一常数32相比较的比较器，相等输出1，反之输出0。比较器的输出端连接到一选择器的控制端，此选择器两个输入信号为两个缩放步长step1和step2，其中step2对step1进行误差补偿。当比较器输出1时，选择器输出step2，其余时候输出step1。选择器的输出端连接作为被加数的8位加法器，与加法器的输出端连接输出经补偿的图像缩放系数的触发器。
本实用新型采用固定周期(64时钟周期)进行补偿。以输入图像显示格式为800×600转换到1024×768为例。设源图相邻像素间距离为64。则在缩放时的步长为水平方向为799/1023*64＝49.9863，垂直方向为599/767*64＝49.9817.由于带小数的运算在电路中难以实现，电路的开销大。所以我们取其近似值50为step1。误差部分每隔64个时钟周期补偿一次。这种补偿非常重要，尤其对某些格式如640×400转化到1024×768，场方向的步长为399/767*64＝33.293.这时如不补偿，积累误差会非常大，以致无法正确显示。作为补偿的step2可由下式得出hxtep2=hstep1+(ori_actoux-1)*64-(des_actpix-1)*hstep1des_actpix]]>vstep2=vstep1+(ori_actlin-1)*64-(des_actlin-1)*vstep1des_actlin....(1)]]>其中，hstep1，hstep2是水平方向的缩放步长，vstep1，vstep2是垂直方向的缩放步长。ori_actpix，ori_actlin分别是源图像的有效像素数和行数。des_actpix，des_actlin是目标图像的有效像素数和行数。Step1和step2都由MCU按上式计算出。
本实用新型的任务就是这样完成的。
本实用新型提供了一种结构简单，误差小，显示器的图像质量得到明显改善的显示器的带误差补偿的图像缩放系数产生电路。它可广泛应用于各种显示器的图像缩放系数产生中。
图1为带误差补偿的场缩放系数产生电路的方框图。
图2为带误差补偿的行缩放系数产生电路的方框图。
图3为图1的电路原理图。
具体实施方式
实施例1.一种显示器的带误差补偿的图像缩放系数产生电路，如图1～3所示。图1是场方向的缩放系数发生电路，包括一个以64为周期的加1计数器，一个8位的系数累加器，一个比较器，两个MUX和触发器。输入的vstep1，vstep2是由MCU计算出。D_vde_l1信号在输出图像场有效开始时的第一个时钟周期为1，其余时间为0。D_de_l1在输出图像每行数据有效开始的第一个时钟周期为1，其余时间为零。即在每行开始时加1，在每场开始时清零。当计数器累加到64时，自动翻转为0。计数器累加到32时输出高电平，选择vstep2，为0时则选择vstep1作为系数累加器的被加数。输出的系数v_coef第0位到第5位，作为下一个周期的另一个被加数。并在场有效开始的第一个时钟周期对系数累加器清零。最后经触发器输出8位的系数vcoef[7:0]。
图2是行方向的缩放系数产生电路，与场缩放系数产生相同。以64为周期的计数器在每个时钟上升沿加1，当D_de_l1为1时清零。在周期的中间即计数器结果为32时选择hstep2，其余时候选择hstep1作为系数累加器的一个被加数。行系数累加器的低六位作为另一被加数。其结果在每行开始时(即D_de_l1等于1)时清零。最后输出8位的hcoef[7:0]。
实施例1电路结构简单，误差小，可使显示器的图像质量得到明显改善。它可广泛应用于各种显示器的图像缩放系数产生中。
权利要求1.一种显示器的带误差补偿的图像缩放系数产生电路，它包括场缩放系数产生电路和行缩放系数产生电路，其特征在于上述两种电路均包括一个以64为周期的加1计数器，与计数器的输出端连接的是与一常数32相比较的比较器，相等输出1，反之输出0，比较器的输出端连接到一选择器的控制端，此选择器两个输入信号为两个缩放步长step1和step2，其中step2对step1进行误差补偿，当比较器输出1时，选择器输出step2，其余时候输出step1，选择器的输出端连接作为被加数的8位加法器，与加法器的输出端连接输出经补偿的图像缩放系数的触发器。
专利摘要一种显示器的带误差补偿的图像缩放系数产生电路，属于显示器技术。包括场缩放系数产生和行缩放系数产生电路。两种电路均包括一个以64为周期的加1计数器。与计数器输出端连接的是与一常数32相比较的比较器，相等输出1，反之输出0。比较器输出端连接到一选择器的控制端，此选择器两输入信号为两个缩放步长step1和step2，其中step2对step1进行误差补偿。当比较器输出1时，选择器输出step2，其余时候输出step1。选择器的输出端连接作为被加数的8位加法器，与加法器的输出端连接输出经补偿的图像缩放系数的触发器。电路结构简单，误差小，可使显示器的图像质量明显改善。它可广泛应用于各种显示器的图像缩放系数产生中。
文档编号G09G5/00GK2613023SQ0321694
公开日2004年4月21日 申请日期2003年4月29日 优先权日2003年4月29日
发明者何云鹏, 战嘉瑾, 丁勇, 刘志恒, 陈永强, 缪建兵 申请人:海信集团有限公司