光栅扫描数字显示系统的制作方法

专利名称:光栅扫描数字显示系统的制作方法
本发明涉及数字显示系统，特别是采用光栅扫描显示装置的显示系统。
众所周知，数字显示系统通常用于计算机系统，在许多使用光栅扫描显示装置的图形系统中，使用所有点均可寻址的或位面的系统。在这样的系统中，数据分布在更新存储器内，这样，当读出数据予以显示时，从存储器中读出的连续数据组直接对应着显示器上的连续象素。该系统最早在一篇名为“计算机彩色图形”的文章中描述过，作者彼特B·丹尼斯，见“贝尔实验室记录”，1976年5月，第139页至146页。目前，许多微机系统均采用所有点均可寻址的系统产生图形显示。国际商业机械(IBM)公司生产的个人计算机装上彩色/图形转换器卡或者增强图形转换器卡就是一个例子。大多数已知的计算机系统都能装接，以产生不同的显示清晰度，包括每帧光栅的象素数目不同，显示行数目不同，和每个象素的有效色彩数目不同。在现有系统中，根据申请人的了解，还没有一个系统采用在下述两种状态之间可转换的结构。第一状态是以某一频率从更新存储器取出数据，并以同一频率传送到显示器;第二状态是以该频率从更新存储器取出数据，并以取出频率的偶数分频，例如 1/2 ，传送到延迟装置。
本发明的数字显示系统包括存储数字数据的更新存储器，这些数据用来确定显示器象素;还包括从更新存储器读出数据至显示器象素信号组的连接装置。该系统包括在第一状态和第二状态之间转换的转换装置。在第一状态中，从存储器读出数据，修正后，以第一频率加到显示装置上;在第二状态中，从存储器读出数据，并以上述第一频率开始转换，但最后完成转换并加到显示装置上，是在上述第一频率的第n次子谐波(例如 1/2 )频率下。在第二状态，将存储器中的连续数据组综合，形成显示驱动信号。
图1是连结中央处理单元和光栅扫描显示装置的数字显示转接器的方块图。
图2是图1系统采用的门电路及综合电路的详细图。
图3是图1系统采用的选择器电路的方块图。
图4是图1系统的一种操作状态所用的移位寄存器的数据内容。
图1是实施本发明的数字显示系统的方块图。该系统有连到中央处理单元(未示出)的输入线和连到阳极射线管显示装置(未示出)的输出线。系统有一更新存储器，其组成是四个平面10～13，分别来存储表示被显示信号不同颜色分量的数据。于是，例如平面MO(10)存贮红色分量，平面M1(11)存储绿色分量，平面M2(12)存储兰色分量及平面M3(13)存储亮度分量。数据按照所有点均可寻址(APA)的结构存放在更新存储器内，在这种结构中，数据字节存放在与阴极射线管显示装置的象素位置对应部位上的平面内，因此，例如，在阴极射线管扫描开始时，从更新存储器的每个平面的相同位置上同时读出四个选取的字节，每个平面读出一个字节，这些字节通常用来确定显示的第一组八个象素的颜色和/或亮度，然后读出在初始读出地址之后下一地址的字节，以确定下一组显示的八个象素的颜色和/或亮度，这一过程一直进行到所有象素都被确定并显示出来。根据显示器的清晰度和更新存储器的大小，显示帧的数据即可以装入更新存储器，也可以存在可寻址位置的一部分。前一种情况下，显示帧的初始地址就是更新存储器的每个平面的第一地址;后一种情况下，显示帧的初始地址可以选用更新存储器内的一个选择的地址，通过逐帧地改变这个初始地址，可实现面位显示和画面产生功能。从更新存储器读出显示数据时用的顺序更新存储地址，由阴极射线管控制器(CRTC)系统14产生并通过20加到更新存储器的地址线15上。CRTC系统14可以用Motorola公司生产的MC6845型，并用已知的由线(未示出)上的输入信号来控制。输入信号包括来自中央处理单元的时钟和控制线上的信号。为简单起见，更新存储器和中央处理单元之间的直接连接部件没有示出。当然这些连接部件可能包括数据总线和地址总线的连接部件，也可能通过多路调制器系统连到地址线15上，这些连接部件使中央处理单元能够访问更新存储器，以便插入和修改已被显示的数据。
本发明的目的在于，针对显示帧的象素数目及每个象素的有效颜色数目，用更新存储器中的数据产生不同分辨力的显示信号。例如，将要介绍的可转换的三种分辨力，前两种产生640×200象素显示，每象素各有16或64种颜色，第三种产生320×200象素显示，每象素256种颜色。
首先是系统转换时的操作，它借助于接收并寄存中央处理单元来的状态控制信号的寄存器38引出的线16上的状态信号，对于640×200象素，它有16种颜色状态。在这种状态下，选择电路17对经其传输的信号没有任何影响，从而，对于更新存储器的每一次访问，把四字节数据组(每一字节来自更新存储器的每个平面)无变化地送入移位寄存器21到24。移位寄存器21至24被阴极射线管控制器14引出的线25上的时间信号统一定时;以便使接收的字节串行化。经过同步门电路26至29，移位寄存器的串行输出被定时，目的是给调色板寄存器系统31提供并行的4位输入，这个寄存器系统由16个可从中央处理单元(经过数据线和控制线，未示出)装入的寄存器组成，并用4位输入来选择。每个寄存器存6位。把这6位输出送到6位门电路32，并由该门电路定时;用线25上的时钟信号，把6位输出送到较远的6位门电路33。门电路32和33的输出分别经过线34和39送到综合电路35。综合电路也接收从寄存器36的输出，由线40传送的4位颜色选择信号。这些颜色选择信号经过输入线37，从中央处理单元送到寄存器36，由状态寄存器的状态控制信号通过线16来控制综合电路。
图2是实现综合电路35的方块图，该图示出了图1的门电路32、33和寄存器36及其对应的6线、6线和4线输出34、39和40。这些线有选择地连结到8位门电路45、46和47上，这一门电路的8位输出经线41、42和43，接到公共输出44。选择器电路43响应经过线16的从寄存器38(图1)，输出的状态输入信号，在其三条输出线51、52或53的其中一条上得到有选择性的输出，从而驱动门电路45、46或47中的一个门电路。当门电路45被启动之后，门电路32的4位输出和门电路33的4位输出传输到输出线44。当门电路46被启动后，门电路33的6位输出和寄存器36的2位输出加到输出线44上。当门电路47被启动后，门电路33的4位输出和寄存器36的4位输出加到输出线44上。这些不同的输出对应着图1系统的三种操作状态，操作状态则由送到寄存器38的状态信号确定。
回过来再参看图1，导线44上的综合电路35的输出加到门电路54上。这个门电路电阴极射线管控制器(CRTC)14引出的时钟线25上的信号的时钟频率定时或以该频率的二分之一定时。这个频率由闩锁电路55产生，闩锁电路55由时钟线25定时，它的-Q输出反馈到它的D输入上。对于闩锁电路55的归零输入接到显示启动(DISPEN)线上，这将在下面得到介绍。
选择器电路56响应来自状态寄存器38的状态信号来确定是否将全频率或是将半频率时钟速率信号加在门电路54上，正象下面将看得更清楚那样，用门电路45(图2)的输出，来达到二分之一频率定时，也就是说，用包括来自每个寄存器32和33的4位信号的颜色输出达到二分之一频率定时。而系统的全定时频率，则用于系统的其他操作状态。
通过门电路54的8位信号用来驱动颜色检查表(CLUT)58。这个表包括可由8位输入信号选择的256个18位寄存器。在寄存器的18位中，6位驱动红色数模转换电路59，另6位驱动绿色数模转换电路60，最后6位驱动兰色数模转换电路61，这些电路分别提供红、绿、兰模拟输出信号，这三种信号驱动彩色阴极射线管显示器。
如上所述，目前，我们考虑系统在640×200个象素、16种颜色状态工作时的操作。这种状态相当于选择寄存器47(图2)以全时钟频率向颜色检查表(CLUT)58提供输出，也就是以阴极射线管控制器的时钟输出被无变化地送到时钟门电路54上的频率。在这种状态中，色彩选择寄存器36提供4位颜色检查表(CLUT)地址信号，这些信号在给定的周期内保持不变，从而为这些给定周期中的每一个周期确定了被显示的色彩的不同范围。CLUT地址的其余4位出自寄存器33，因此，它们是由更新存储器平面的内容和调色板系统确定。来自阴极射线管控制器14的时钟频率与在阴极射线管上更新象素的频率相对应，以致于在这个管子上的每行象素依次被显示。对于每个象素有4位可变的这种状态能在显示器上给出16种不同颜色。
而且，在以后的状态中，当图2中的门电路46被选用并仍然利用全频率定时的操作中，640×200个象素再次被显示。但是，在这种状态中，颜色选择寄存器36发出的信号只有两个固定位，而向门电路46提供的都是门电路33出来的6位色彩信号。因此，在这种状态中，对于每个象素有6个可变位，则可以显示64种不同颜色。
至此，正象在系统中所描述的那样，更新存贮器，并行变串行移位寄存器21至24、调色板系统31，颜色检查表58和数字模拟转换电路59至61等构成已知数字显示系统的几个部分。
本显示系统与现有技术的不同主要在于图1中的两个门电路32和33，图2中的门电路45和图1中可选择状态的时钟频率驱动门电路54的组合。在本实施例中，所有这些装置的作用是产生320×200象素的显示，而每个象素有256颜色可选择。
在本实施例中，320×200象素状态是第三可选择的状态。在这个状态中是被选择的综合电路中的门电路45(图2)，和来自选择器56选择的闩锁电路55的二分之一时钟频率送到驱动门电路54。
当以第三状态操作时，由更新存储器读出的数据以全时钟速率通过并行变串行移位寄存器21至24和门电路26至29。门电路的输出对调色板寄存器系统31寻址，而系统31将它的6位输出加到门电路32上，然后从门电路32以全时钟速率转到门电路33上。这些门电路中的任何一个的4位输出组成门电路45(图2)的8位输出，该8位输出通过导线44加到门电路54上。到目前为止，这个门电路正在以该电路的二分之一时钟频率工作。因此，通过这个门电路到CLUT58的是来自门电路45的8位的一组变形组。换句话说，在来自调色板系统31的6位输出流中，每个偶数的4位和每个奇数的4位的输出被组合成每个(CLUT)的输入。当有整个8个可变位，并且没有利用来自寄存器36的固定位时，每位组对(CLUT)58里的256个寄存器中的任何一个寻址。因此，每个被显示象素可以有256种颜色中的任何一个。如果显示是以相同频率正在扫描，正象在这之前所述，将来自门电路54的CLUT寻址频率一分为二，就意味着仅有半数象素被构成。这样，阴极射线管将显示320×200个象素，但每个象素将从256个颜色中选择。
在上述的描述中，为了简化，没有介绍图1中的选择电路17的功能和结构。这个电路虽然不是主要的，但它是显示系统不可缺少的一部分。在低象素清晰度的状态中，它是有效的，正象上面第三状态所描述的那样。如果我们考虑更新存储器的存储要求，显然，在不改变系统的状况，所显示的每个象素从每个更新存储器平面10至13来的两个相对应的位分出。换句话说，在每个平面里，每个存储字节包括四个象素的每组数据的四分之一。以前的和在本系统的第一和第二状态中，平面上的每个存储字节含有8个象素数据的每组中的一位。因此，为了改变为单个象素的数据，位处理技术是必需的。然而，当必须处理多个位对时，这些技术变得复杂了。
这个选择系统17使更新存储能够包含在每个平面上的字节，每个字节包括象素数据的2个四位集。在第一和第二状态中，在无变化的情况下，选择电路通过来自更新存储器的数据，如前所述，这个象素数据被存储了，而且在含有8位的平面内的每个字节都代表不同象素数据的一位。在第三状态中，数据以字节方式存储，每个字节包括象素的两个位组。这些字节从连续平面内的相应位置被读出，这样，例如，如果显示时读出的第一位置是0，那么第一字节从在0平面的0位置读出，下一个从1平面的0位置读出，再下一个是在2平面上的0位置读出等等。由于中央处理单元和阴极射线管控制器能对更新存储器存取，则两个最低阶寻址位确定了所选择的平面，从而将这些平面连在一起。
图3是图1选择系统17的实施例。在图3的上部，四个存储数据寄存器63至65分别接到来自存储器平面M0至M3的接收的数据。数据寄存器经过一组门电路66至69或70至73连接到位寄存器21至24上。在状态导线51(见图2)上的信号，它是为320×200，256个色彩显示状态产生的，接到门电路66至69上。为另外一些状态(即图2中的线52和53上产生的)产生的信号用来启动门电路70至73。在高象素清晰度状态中，即640×200象素状态，由寄存器62至65来的信号经过门电路70至73不变化的送至移位寄存器21至24。在低象素清晰度状态中，由每个寄存器62至65来的两位分别通过每个门电路66至69加到每个移位寄存器21至24。换句话说，每个移位寄存器接收4组两位，每组来自不同的存储器平面。
图4给出位转移器的结构。这个图表示出四个移位寄存器21至24。其串行输出线在每个寄存器的右边。在图4中的每个寄存器阶段内，数据内容被标记为n/m，其中n代表存储器平面，m代表由那个平面读出字节的位的位置。
我们回头再看看，在320×200的显示状态中，每个象素的颜色是由两个连续的四位组构成的八位来表示的，每位都来自移位寄存器。看一下图4的位的结构，可以知道，由移位寄存器读出的前两个四位组包括一个来自更新存储器0-平面的数据全字节。这一字节的后面是存储器1-平面、2-平面和3-平面的字节。因此，更新存储器平面可以由代表一个完整象素的数据的平面上的每个字节连接起来。如上所述，平面能够顺次具有连续象素字节，借此它们从0-平面到3-平面，再返回到0-平面被读出。
在上述图1中已讲过输入到线57上的闩锁电路55的显示启动线(DISPEN)。这一输入的目的是保证在320×200象素状态中，通过综合电路35将门电路32和33的正确信号加到颜色检查表58上。DISPEN信号是由阴极射线管检测器14来的信号，指出显示将被启动的时间。换句话说，它确定了在显示当中每个扫描线被象素数据调制的部分。为了保证能应用正确的几对四位组，DISPEN信号在扫描线的显示部分开始以前要脱锁。然后闩锁被转换成通过选择器56，在第二个时钟频率的全周期上向门电路54提供一个波门信号，这就是数据已经从门32加到门33上的时候。因此，扫描线上的第一象素由前两个四位数据组来确定。
简单说来，已经表示出来的是个数字显示系统，用来驱动一个光栅扫描显示装置。象素数据以所有点可寻址形式存入显示存储器，在该形式中，存储器的数据格式与显示装置的象素位置相对应。当光栅扫描速度保持相同时，进到显示器的数据可以定为第一频率或这个频率的一半。采用第一频率时，能得到高象素清晰度和有限颜色的显示;采用 1/2 频率时，象素清晰度仅为其 1/2 。而每个象素使用其后续的颜色信号成对组时，颜色清晰度就大有改善。使用有效的更新存储器，在高象素清晰度状态下，已知的从多个存储平面读出字节的系统将被采用，每个字节都包含与象素的颜色有关的位。在低象素清晰度状态情况下，更新存储器中的每个字节对应于一个象素而存储平面都被连接起来。在存储器与存储平面连接的串联/并联转换器之间的选择器电路被接上后，保证在存储器与转换器之间有适当的数据通道。
当用某个值来确定系统工作的条件状态时，下列情况是清楚的如果一个状态中的象素数目是第二状态中的象素数目的二倍，其它值可以使用，例如640×200象素，4颜色和320×200象素，16颜色。对这两种状态，显示扫描速度应该是相同的。此外，通过在调色板移位寄存器与综合电路之间增加门电路数目来改变此系统，可以采用象素变化大于两倍的状态。例如采用三个这种门电路工作在第一频率， 1/2 及 1/4 第一频率的状态都可在相应象素位的清晰度情况下采用。尽管本发明已对最佳实施例做了特别的叙述，但对本领域的技术人员可以了解，不离开本发明的精神和范围的在外形和细节上的其它变化都是可以做出的。
权利要求
1.一种驱动光栅扫描显示装置的数字显示系统，包括在所说显示装置上与有关象素位置相应的位置处存储象素数据的一个更新存储器，其特征在于a)以第一时钟频率由上述更新存储器读出连续象素数据组的装置b)把上述数据组转变为驱动显示装置信号组的象素的装置以及c)对第一状态与第二状态之间转换的上述装置进行转换的转换装置，在第一状态中每个上述数据组被转变为一个象素驱动信号组，它以上述第一时钟频率送到显示装置在第二状态中，2n(在此n为正整数)个连续的数据组被综合，产生单个的象素驱动信号组，以上述时钟频率的第n次子谐波送到显示装置。
2.按照权利要求
1所述的数字显示系统，其特征在于n是1，且上述转变装置包括连接接收象素数据组的第一门电路装置，连接接收上述第一门电路装置输出的第二门电路装置，上述第一和第二门电路装置是以上述第一时钟频率定时，以及对上述第一和上述第二门电路的输出进行综合的装置，以便只传送在上述第一状态下的上述第二门电路的输出，并综合在上述第二状态下的上述第一和第二门电路装置的输出。
3.按照权利要求
2所述的数字显示系统，其特征在于有连接到接收从上述综合装置的输出的第三个门电路装置，以上述第一状态中的上述第一时钟频率和以上述第二状态的上述 1/2 第一时钟频率对上述第三门电路装置定时。
4.按照权利要求
3所述的数字显示系统，其特征在于有一个连接从上述第三门电路装置接收输出的颜色检查表系统，以产生对上述显示装置的数字驱动信号组。
5.按照权利要求
3所述的数字显示系统，其特征在于有个连接到接收从上述更新存储器得到的连续象素数据组的调色板寄存器系统，根据对它的影应，产生对上述第一门电路装置的上述象素数据组。
6.按照权利要求
5所述的数字显示系统，其特征在于上述更新存储器包含一些颜色平面，也包含同样一些并行至串行转换器，每个都从存储器接收数据字节，每个都有连接到上述调色板寄存器系统的串行输出，依靠上述调色板寄存器系统接收对应于并行至串行转换器数目的位宽的数据组。
7.按照权利要求
6所述的数字显示系统，其特征在于有包含四个颜色平面的更新存储器，也包括在更新存储器与并行至串行转换器之间连接的一个选择器系统，上述选择器系统连接到上述转换装置，转换到第一状态，在此状态下从更新存储器平面读出的每个数据字节都转换到与该平面有关的并行至串行转换器上，在第二状态中，从存储器平面读出的每个字节的位对将送到并行至串行转换器中有关的位置对，依靠它，每个并行至串行转换器接收从每个更新存储器平面来的两个位。
专利摘要
所有点均可寻址的光栅扫描图形显示系统工作于两种状态。第一状态中，数据取自更新存储器，经串行化和修改后，以第一频率加到显示装置上。第二状态中，数据取自更新存储器，以第一频率进行串行化和局部修改，而后以第一频率的偶数次谐波(例如1/2)再修改并加到显示装置上。再修改包括后续显示数据位组的连接。因此，以恒定扫描速率并以第一状态工作的光栅扫描装置可提供高清晰度象素，但色分辨力低，第二状态提供一个清晰度为偶数分之一，如1/2的象素，但有较高的色分辨力。
文档编号G09G5/391GK87106436SQ87106436
公开日1988年4月27日 申请日期1987年9月18日
发明者简尼·埃伦·莫里尔, 达温·普斯顿·拉克里, 史蒂芬·威尼·特里诺斯基, 威廉姆·阿兰·瓦尔 申请人:国际商用机器公司导出引文BiBTeX, EndNote, RefMan