专利名称：显示板驱动设备的制作方法
背景技术：
本发明涉及一种驱动显示板(诸如等离子显示板)的显示板驱动设备，并且特别涉及到被通过改变三个电平(即，低端电平输出、高端电平输出以及高阻抗电平输出)之间的驱动信号输出端的输出电平来驱动扫描电极结构的显示板驱动设备。
近年来，使用等离子显示板(下文简称为PDP)的大屏幕超薄壁挂电视机引起了广泛的注意。
图9是示出PDP驱动设备的大略结构的框图。
在该情形中，为了简便，将对包括两种电极，即扫描/维持电极和数据电极的PDP的示例进行描述。
PDP 100的驱动设备包括，例如多个扫描驱动器IC(集成电路)200-1、200-2、200-3、…200-k，以及多个数据(地址)驱动器IC 300-1、300-2、300-3、…300-m(其中k和m是任意整数)。
扫描驱动器IC 200-1到200-k驱动各个扫描/维持电极111中的各个电极并且数据(地址)驱动器IC 300-1到300-m对应于各个颜色R、G、B来驱动多个数据电极112。这些扫描/维持电极111和数据电极112以网格的形式排列，以彼此相互垂直；放电单元(cell)(未示出)置于该网格的交叉点。
考虑到扫描驱动器IC 200-1到200-k，例如假设64位扫描/维持电极111可由其分别驱动，在XGA(扩展视频图形阵列)的情形中，由于PDP 100的像素数量是1024×768，则必须设置有k(＝12)个扫描驱动器IC。
在图像显示的情形中，借助于这些扫描电极IC 200-1到200-k，以及数据(地址)驱动器IC 300-1到300-m，来自数据电极112的数据被扫描并写入到放电单元中的每个扫描/维持电极111，并且通过将大量的时间放电脉冲输出到扫描/维持电极111(放电维持时间周期)，使之持续放电，藉此实现图像显示。
下面对该扫描驱动器IC的结构进行描述。下文中扫描驱动器IC将被称为显示器驱动电路。
图10是示出常规显示器驱动电路的结构的图。
一种常规的显示器驱动电路200包括移位寄存器210-1、210-2、210-3、…210-n，它们输入控制图9中所示的扫描/维持电极111的一系列数据信号DATA，并将这些信号与时钟信号CLK同步地转化为并行信号；以及数据选择器220-1、220-2、220-3、…220-n用于将移位寄存器210-1、210-2、210-3、…210-n的输出信号传送给输出电路230-1、230-2、230-3、…230-n其中n是任意的整数例如，在64比特的显示器驱动电路200的情形中，n＝64并且显示器驱动电路200驱动64个扫描/维持电极111。数据选择器220-1、220-2、220-3、…220-n与低端电源相连，并且当所有扫描/维持电极111为H(高)电平时，输入对应于整个输出H电平固定信号的电压。同时，GND端接地，并且当所有扫描/维持电极111为L(低)电平时，输入整个L电平固定信号。
图11是示出用在常规显示器驱动电路中的输出级电路的图。
输出电路230包括包含有电平偏移电路231、反相器232和233以及缓冲电路234的选择器电路235，以及每单位面积流经大电流的元件，诸如例如，两个n沟道IGBT(绝缘栅极双极型晶体管)236、237。
电平偏移电路231是包括高耐压p沟道MOSFET(金属氧化物场效应晶体管)(下文称之为Pch-MOS)231a、231b和n沟道MOSFET(下文称之为Nch-MOS)231c、231d的一个电路。
Pch-MOS231a的源极端连接到可提供0到100V高电压的高电压电源(高端电源VDH)，其漏极端连接到Nch-MOS 231c，Pch-MOS 231b的栅极端和IGBT 236的栅极端。Pch-MOS 231a的栅极端连接到Pch-MOS 231b的漏极端和Nch-MOS231d的漏极端。同样，类似地，Pch-MOS 231b的源极端连接到高端电源VDH并且其漏极端连接到Nch-MOS 231d的漏极端和Pch-MOS 231a的栅极端。Pch-MOS231b的栅极端连接到Pch-MOS 231a的漏极端。同时，Nch-MOS 231c和231d的源极端接地。同样，来自输入端241的低端电源VDL(从前述数据选择器220-1到220-n中传递的信号IN)经过反相器232而输入到Nch-MOS 231c的栅极端并且经过反相器232、233而输入到Nch-MOS 231d的栅极端。
来自输入端241的低端电源VDL经过反相器232、233而输入到缓冲电路234，并且在其信号电平反相之后输入到IGBT237的栅极端。
IGBT 236的集电极引线连接到高端电源VDH并且其发射极连接到输出端Do和IGBT 237的集电极。同时，IGBT 237的发射极接地。
输出端243连接到图9所示的扫描/维持电极111，并且还连接到放电单元(称之为电容)。
来自低端电源VDL的0到5V的逻辑信号被传送到选择器电路235并且直接输出到控制低端输出的IGBT 237的栅极端；同时，该信号通过电平偏移电路231被转换为0到100V的逻辑信号，并且被提供给控制高端输出的IGBT 236的栅极端。但是，在这些输出电路230的情形中，在两个高端(电源端)和低端(接地端)的情形中，由n沟道IGBT 236、237构成了如图10所示的“图腾柱”型输出电路，同时还可用MOSFET来实现类似的电路构造。
同时，齐纳二极管244和电阻245置于连接到高端电源VDH的IGBT 236的栅极和发射极之间。齐纳二极管244防止所施加的电压超过IGBT 236的栅极和发射极之间的耐受电压；电阻245将栅极电势接到低端电源VDL(5V)。由于因齐纳二极管244的连接而高端电源不能施加在IGBT 236的栅极和发射极之间，IGBT236的栅极氧化物薄膜可以相对较薄，并且例如可以具有如低端IGBT 237同样的厚度。如果IGBT 236的栅极氧化物薄膜具有大的厚度，则Pch-MOS 231a和Pch-MOS 231b便构成了高耐压元件。如果为了减少处理步骤，IGBT236的栅极氧化物薄膜与Pch-MOS 231a和Pch-MOS 231b的栅极氧化物薄膜均形成有相同的厚度，则必须将Pch-MOS 231a和Pch-MOS 231b做得很大。但是，如果形成有齐纳二极管244，则可无需增加处理步骤，并且电路所占用的面积无需做大，Pch-MOS231a和Pch-MOS 231b就形成了。例如，在
公开日本特许申请号.2000-164730中揭示了输出级电路的构造(图1)。
要注意，例如在已
公开日本特许公开号.2002-341785中揭示了在常规显示器驱动电路200中布线图和板上的安装的细节。同时，在已
公开日本特许公开号.H.11-98000(〔0019〕到〔0023〕段，图1和图2)中，为了防止输出信号的上升时间过快而导致噪声产生，揭示了一种技术通过在切换时间的一段固定时间内，将输出级的输出端和高压电源端之间连接的FET的栅极/源极电源强制为一固定电势，来减缓输出(所提供的电流)的上升。同时，已
公开日本特许申请号.2001-134230(图1)揭示了一种技术即便是为了减少芯片的尺寸，将输出端和基准电源端之间连接的晶体管做得很小，还是可以获得足够的电流驱动能力。
发明内容
使用如图10所示的常规等离子显示板的显示器驱动电路200，移位寄存器210-1、210-2、210-3、…210-n和数据选择器220-1、220-2、220-3、…220-n的元件面积仅占到总面积的20％稍多，但是包括剩余的电平偏移电路231和IGBT 236、237的输出电流230-1、230-2、230-3、…230-n占到了总面积的80％。在显示器驱动电路200中由高电压耐受元件所致的成本很大。
同时，由于电平偏移电路231中的Pch-MOS 231a、231b是高耐压元件，在栅极逻辑制造过程中，必须有两个不同类型的步骤。即，制造用于逻辑的栅极的步骤以及制造用于高耐压的栅极的步骤。
此外，问题在于在电平偏移电路231中，当电路启动时，一显著的穿行电流从高端电源流到低端电源，导致显著的功率损耗。
要注意，在除了PDP之外的平板显示器(诸如液晶显示器或EL(电致发光)显示器)的驱动的情形中，也会出现这些问题。
考虑到这些问题而做出本发明。本发明的目的之一是提供一种显示板驱动设备，其中由电路元件所占用的面积减少，并且制造过程简化了。
根据本发明，为了解决上述问题，提供一种驱动显示板的显示板驱动设备，包括输出级电路，具有连接到显示板的扫描电极的输出电路；以及驱动电路，包括控制该输出电路的移位寄存器和选择器，其中输出电路由低端电源的逻辑电压和高端电源的逻辑电压所驱动。
使用根据本发明的显示板驱动设备，由电路元件所占用的面积减少，且制造过程简化，藉此就有可能减少制造成本，并减少无用的功率损耗。
图1是示出根据本发明第一实施例的显示板驱动设备的输出级电路的电路图；图2是示出使用图1的输出级电路的显示器驱动电路的构造的框图；图3是示出根据本发明第二实施例的显示板驱动设备的输出级电路的电路图；图4是示出使用图3的输出级电路的显示器驱动电路的构造的框图；图5是示出用于将低端逻辑信号转换为高端逻辑信号的电平偏移电路的电路图；图6是示出在输出级电路中使用电平偏移电路的驱动电路构造的框图；图7是示出根据本发明第四实施例的显示器驱动电路布置的框图；图8是示出根据图7的显示器驱动电路的操作信号波形的时间图；图9是PDP驱动设备的基本结构的框图；图10是常规显示器驱动电路的布置图；以及图11是示出用在常规显示器驱动电路中的输出级电路的图。
具体实施例方式
下面参照附图对本发明实施例进行描述。
〔实施例1〕图1是示出根据本发明第一实施例的显示板驱动设备的输出级电路的电路图。
根据实施例1的输出级电路270包括通过串联反相器232、233和缓冲电路234而得到的低端选择器电路235；n沟道IGBT 236、237；分别连接在IGBT 236的栅极和发射极之间的齐纳二极管244和电阻245；以及包括缓冲电路251和反相器254的高端选择器电路255。低端选择器电路235构成低端的驱动电路，并且缓冲电路251和高端选择器电路255构成高端驱动电路。包括IGBT 236和IGBT 237的“图腾柱”电路构成输出电路。
低端选择器电路235的反相器232连接到用于低电压控制的驱动信号输入端241，并由低端电源VDL和接地线GND之间，例如5V(0V到5V)幅值的逻辑信号所操作。高端选择器电路255连接到用于高电压控制的驱动信号输入端242，并由高端电源VDH和由高端上的普通线所提供的接地势GNDH之间，例如5V(100V到95V)幅值的逻辑信号所操作。
缓冲电路251包括由来自高端选择器电路255的逻辑信号所操作的高端Pch-MOS 252，以及由低端选择器电路235的逻辑信号所操作的低端Nch-MOS 253。PCh-MOS 252由诸如100V到95V的5V幅值的逻辑信号所驱动，并且Nch-MOS253由诸如0V到5V的5V幅值的逻辑信号所驱动。
齐纳二极管244用作防止施加的电压超过IGBT 236的栅极和发射极之间的耐受电压；电阻将栅极电势接到低端电源VDL的电势(5V)。
因此，在该显示板驱动设备的输出级电路270中，在包含有n沟道IGBT 236和n沟道IGBT 237的输出电路中，作为低端上的输出元件的n沟道IGBT 237由低端选择器电路235所控制。同样，作为高端上的输出元件的n沟道IGBT 236由缓冲电路251所控制。
图2是示出使用图1输出级电路270的显示器驱动电路的构造框图。
图2示出64位显示器驱动电路201移位寄存器240-1、240-2、240-3、…240-64以及移位寄存器210-1、210-2、210-3、…210-64加到图所示的输出级电路270上。移位寄存器240-1、240-2、240-3、…240-64和高端选择器255-1、255-2、255-3、…255-64构成了高端驱动逻辑电路，并且移位寄存器210-1、210-2、210-3、…210-64和高端选择器235-1、235-2、235-3、…235-64构成了低端驱动逻辑电路。因此，较之图10所示的常规驱动电路，附加上了高端驱动逻辑电路。但是，实施例的特征特性在于电平偏移电路231(图11)可因此从用在显示器驱动电路201中的输出级电路270中删除。因此获得了一个优势即，在将显示器驱动电路201构建为集成电路的情形中，可减少电路面积。
如上所述，使用根据实施例的用于等离子显示板的显示器驱动电路201，低端驱动电路由低端电源VDL的逻辑电压所驱动，而高端驱动电路由高端电源VDH的逻辑电源所驱动，从而减少由输出级电路270所占用的面积，并且简化制造过程。
〔实施例2〕图3是示出根据本发明第二实施例的显示板驱动设备的输出级电路的电路图。
在输出级电路280中，输出电路构建为包括n沟道IGBT 237和p沟道IGBT260的推挽式电路。在该情形中，在实施例的输出级电路270的情形中作为一种必需的缓冲电路251可被省略。在该情形中，低端选择器电路262组成低端的驱动电路，并且高端选择器电路255组成高端的驱动电路。
图4是示出使用根据图3的输出级电路280的显示器驱动电路的结构的框图。
显示器驱动电路202包括图3的输出级电路280，由低端电源的逻辑电压所驱动的低端驱动逻辑电路，以及由高端电源的逻辑电压所驱动的高端驱动逻辑电路。在这些组件中，低端驱动逻辑电路包括移位寄存器210-1、210-2、210-3、…210-64以及低端选择器235-1、235-2、235-3、…235-64，而高端驱动逻辑电路包括移位寄存器240-1、240-2、240-3、…240-64以及高端选择器255-1、255-2、255-3、…255-64。这些低端驱动逻辑电路和高端驱动逻辑电路分别由各个相同的数据信号DATA和时钟信号CLK输入的各个幅值5V的逻辑信号所操作。在该显示器驱动电路202中，实施例1的缓冲电路251是非必需的，所以有优势当该显示器驱动电路构成为集成电路时，可减小该电路面积。
如上所述，使用根据实施例2的用于等离子显示板的显示器驱动电路202，低端的驱动电路由低端电源逻辑电压所驱动，而高端的驱动电路由高端电源逻辑电源所驱动，并且在由0V到5V的逻辑电压实现驱动的两种情形中由输出级电路所占用的面积减少了，并且制造过程简化了。
〔实施例3〕图5是示出用于将低端逻辑信号转换为高端逻辑信号的电平偏移电路的电路布局图。
该电平偏移电路10包括两个N沟道高耐压MOSFET 11、12，两个P沟道高耐压MOSFET 13、14以及两个P沟道低耐压MOSFET 15、16。
低端逻辑信号被输入到输入端17中。低端逻辑信号被提供到高耐压MOSFET11的栅极并且由反相器18所反相的低端逻辑信号被提供到高耐压MOSFET 12的栅极。
P沟道低耐压MOSFET 15和16的源极和衬底连接到高端电源VDH并且其各自的漏极连接到P沟道高耐压MOSFET 13、14的源极和衬底。同时，高耐压MOSFET 13、14的漏极输出连接到各个N沟道高耐压MOSFET 11、12的源极。同时，高耐压MOSFET 14和低耐压MOSFET 16的节点连接到反相器19，并且因此高端逻辑电路通过该反相器19而输出。
要注意，第一齐纳二极管D1介于高端电源VDH和高端接地势GNDH之间，并且第二和第三齐纳二极管D2、D3分别介于P沟道低耐压MOSFET 15、16的漏极和源极之间。
其次，对构建为上述结构的电平偏移电路10进行描述。
当逻辑信号是“H”时，高耐压MOSFET 11导通，并且高耐压MOSFET 12关闭。当该情况发生时，高耐压MOSFET 13的漏极电压下降，但是高耐压MOSFET13的栅极受到齐纳二极管D1、D2的保护，从而不会有过电压施加其上。类似地，高耐压MOSFET 14的栅极受到齐纳二极管D1、D3的保护，从而过电压不会产生。同时，低耐压MOSFET 15、16受到这些齐纳二极管D1、D2、D3的保护，从而过电压不会施加在这些MOSFET的栅极或漏极上。
从连接到低耐压MOSFET 16的反相器19中输出5V幅值的信号(95到100V电势)，并且该高度逻辑信号被提供到高端驱动逻辑电路。
图6是示出输出级电路中使用电平偏移电路的驱动电路构造的框图。
该显示器驱动电路203包括如图3中的输出级电路280，由低端电源的逻辑电压所驱动的低端驱动逻辑电路，由高端电源的逻辑电压所驱动的高端驱动逻辑电路，以及如图5所示的电平偏移电路10-1、10-2。
在该情形中，在高端驱动逻辑电路中，来自于外部的逻辑信号或控制信号是必需的，并且为了从外部供应信号，仅仅将接地势GNDH的普通线与高端电源VDH相连就可以达到该目的。因此，如果以IC电路的形式来构建显示板驱动设备的输出级电路280、移位寄存器210和电平偏移电路10，则可以简化周边的电路布置。
〔实施例4〕图7是示出根据本发明第四实施例的显示器驱动电路布局的框图。
在该显示器驱动电路204中，在逻辑电路20的输出中，使用图5所示的电平偏移电路10和高端驱动逻辑电路20，将奇数比特(20-1、20-3、…20-63)和偶数比特(20-2、20-4、…20-64)与低端的时钟信号CLK同步化地交替设置为“H”或“L”。
图8是示出根据图7的显示器驱动电路204的操作信号波形的时间图表。
当以图中的(a)和(b)所示的定时将时钟信号CLK和数据信号DATA输入到移位寄存器210-1中时，如图中的(c)和(d)所示，低端逻辑信号Sb-1、Sb-2产生了。同时，通过将时钟信号CLK和数据信号DATA经过高端驱动逻辑电路20后提供给电平偏移电路10，来将其转换成如图(d)、(f)所示的高端逻辑信号Sa-1、Sa-2。
如上所述，使用如图4所示的显示器驱动电路204，可通过高端驱动逻辑电路20和电平偏移电路10的手段来实现上述的功能，并且在实施例1-3中所示的显示器驱动电路201到2-3的附加移位寄存器240-1、240-2、240-3…240-n可被省略掉。
同时，使用该新颖的电平偏移电路10，可减小在显示器驱动电路204中由这些电路元件所占用的面积，从而减小输出级电路所占用的面积减小，并且因此栅极制造过程仅仅是逻辑栅极制造过程。因此，可以低成本制造出集成电路，并且也可减少无用的功率损耗，有可能抑制集成电路所致的热量产生。
权利要求
1.一种用于驱动显示板的显示板驱动设备，包括输出级电路，包括与所述显示板的扫描电极相连的输出电路，以及驱动电路，该驱动电路包括控制所述输出电路的选择器和移位寄存器，其中，所述输出级电路由低端电源的逻辑电压和高端电源的逻辑电压所驱动。
2.如权利要求1所述的显示板驱动设备，其特征在于，所述驱动电路包括分别控制所述输出电路的低端和高端的用于低端的驱动电路和用于高端的驱动电路，用于低端的驱动电路由低端电源的逻辑电压所驱动，而用于高端的驱动电路由高端电源的逻辑电压所驱动。
3.如权利要求2所述的显示板驱动设备，其特征在于，所述驱动电路由大小分别相等幅值的逻辑电压所驱动。
4.如权利要求2所述的显示板驱动设备，其特征在于，所述驱动电路是由0V到5V的逻辑电压所驱动的集成电路。
5.如权利要求1所述的显示板驱动设备，其特征在于，所述驱动电路之一包括用于共享低端逻辑信号和高端逻辑信号之一的电平移动电路，并且从外部输入到所述驱动电路中的逻辑信号减少。
6.如权利要求5所述的显示板驱动设备，其特征在于，所述电平移动电路由多个P沟道和N沟道的MOSFET构成，所述多个MOSFET通过所述逻辑电压进行栅极控制。
7.如权利要求5所述的显示板驱动设备，其特征在于，所述电平移动电路由两个P沟道MOSFET和两个N沟道MOSFET构成，并且所述P沟道MOSFET的源极和衬底与高端电源相连，其漏极输出与另一P沟道MOSFET的源极和衬底相连，且其漏极输出与所述两个N沟道MOSFET的漏极相连。
8.如权利要求7所述的显示板驱动设备，其特征在于，在所述电平移动电路中，第一齐纳二极管插入所述高端电源和所述高端接地电势之间，并且第二和第三齐纳二极管分别插入所述两个P沟道MOSFET的漏极和源极之间，所述MOSFET的衬底和源极与所述高端电源相连。
9.如权利要求5所述的显示板驱动设备，其特征在于，通过所述电平移动电路与所述低端逻辑信号的时钟同步地产生在每个奇数比特或每个偶数比特上交替开关的高端逻辑信号，所述高端移位寄存器变得不再需要。
全文摘要
本发明的目的之一是提供一种显示板驱动设备，其中由电路元件占用的面积减少，制造过程简化。显示板驱动设备的输出级电路包括将反相器和缓冲电路串联而组成的低端选择器电路；n沟道IGBT；分别连接到IGBT的栅极和发射极之间的齐纳二极管和电阻；缓冲电路；包括一反相器的高端电路。该缓冲电路包括由来自高端选择器电路的逻辑信号所操作的高端Pch－MOS，以及由低端选择器电路的逻辑信号所操作的低端Nch－MOS。
文档编号G09G3/296GK1841462SQ200610051
公开日2006年10月4日 申请日期2006年2月28日 优先权日2005年3月30日
发明者小林英登, 多田元, 重田善弘, 岛袋浩 申请人:富士电机电子设备技术株式会社