显示设备的灰度电势产生电路、数据驱动器以及显示设备的制作方法

专利名称：显示设备的灰度电势产生电路、数据驱动器以及显示设备的制作方法
技术领域：
本发明涉及显示设备的灰度(gradation)电势产生电路、数据驱 动器以及显示设备。
背景技术：
在信息和通信时代，液晶显示设备(LCD)由于其纤细、轻薄和 低功耗的优点而广泛应用于OA、消费领域和工业领域作为不可或缺的 平板显示设备。通常，在这种液晶显示设备中，布置了具有灰度电势 产生电路的液晶显示IC (液晶驱动电路)。通过这种灰度电势产生电 路产生多个灰度电势。接着，根据图像数据信号，由解码电路选择多 个灰度电势中的一个。由解码电路选择的灰度电势的电流由电压跟随 器放大。放大的灰度电势通过数据线提供给液晶面板。图10是显示6位数据驱动器IC3的结构的框图。数据驱动器IC3 包括接收器&串行/并行转换电路10、锁存电路11、移位寄存器电路12、 解码电路13和灰度电势产生电路14。接收器&串行/并行转换电路10 接收从定时控制器IC发送的串行图像数据信号，并对于像素转换成并 行数据D00至D05。移位寄存器电路12连续传输由接收器&串行/并行 转换电路10转换的并行数据D00至D05，并对于门信号线的1条线传 输数据。将并行数据D00至D05发送到作为存储电路的锁存电路11， 并存储相应于输出数目的数字灰度数据。将灰度电势VDATAO至 VDATA63输入到解码电路13。接着，对于来自灰度电势VDATA0至 VDATA63的每个输出，解码电路13选择对应于从锁存电路11发送的 数字灰度数据D00至D05的灰度电势。要注意的是，灰度电势VDATAO 至VDATA63由灰度电势产生电路14产生，并被输出到解码电路13。 而且，在解码电路13中具有相同极性的输出之间共享灰度电势VDATAO至VDATA63。接着，例如当输出的数目为720时，将由解码 电路13所选择的每个输出的灰度电势输出到为每个输出提供的电压跟 随器15的输入tl至t720。也就是说，当灰度电势由解码电路13选择 时，所有输出的电压跟随器15的输入(tl至t720)都充电和放电。接 着，通过数据线(outl至out720) 16，将所选择的灰度电势提供给液 晶面板的每个像素。当向电压跟随器15的输入tl至t720提供灰度电势时，需要花费 时间来达到目标灰度电势的电平。所花费的时间对应于由电压跟随器 15的输入电容、灰度电势产生电路14的输出阻抗和解码电路13的电 阻分量所确定的时间常量。如果这个时间很长，则对液晶面板的电压 写入就会变得很慢并会影响图像，因此，就必须尽可能将其縮短。例如，在日本未审专利申请公开No.2005-37746中公开了液晶显 示设备的灰度电势产生电路14。将参考图11和12说明这种灰度电势 产生电路14。图11显示了灰度电势产生电路14的结构。图12是灰度 电势产生电路14的时序图。如在图11中所示，灰度电势产生电路14包括第一电源线VDD、 第二电源线VCOM、第一梯度电阻电路20、第二梯度电阻电路21和 开关Sl至S64。第一梯度电阻电路20产生多个灰度电势并将所产生的 灰度电势分别提供给多个第一节点。具体地，第一梯度电阻电路20由 划分(divide)第一电源线VDD和第二电源线VCOM的电势差的电阻 R1至R64形成，并产生灰度电势VDATA0至VDATA63。第二梯度电 阻电路21产生与第一梯度电阻电路20相同数量的灰度电势，并将所 产生的灰度电势分别提供给多个第二节点。具体地，第二梯度电阻电 路21由划分第一电源线VDD和第二电源线VCOM的电势差的电阻rl 至r64形成，并产生灰度电势VDATA0至VDATA63。要注意的是， 第二梯度电阻电路21具有比第一梯度电阻电路20更低的电阻值。也 就是说，电阻rl至r64的合成电阻具有比电阻Rl至R64的合成电阻要低的电阻值。而且，在第一梯度电阻20和第二梯度电阻21间提供了对应于所有灰度电平的开关Sl至S64。因此，在第二梯度电阻电路 21中产生的多个灰度电势被提供给第一梯度电阻电路20的多个第一节 点。这里，仅在由解码器选择的灰度电势被经由数据线16提供给像素 的周期中的预定周期内打开开关S1至S64 (参见图12)。接着，暂时 激活具有低电阻值的第二梯度电阻电路21。如上所述，通过使整个灰 度电势产生电路14的输出阻抗为低，电压跟随器15的输入能迅速地 达到目标电压。也就是说，可以通过暂时性地进行高驱动能力的操作 并迅速地对电压跟随器15的输入充电和放电，而提供稳定的灰度电势。 而且，通过关闭开关Sl至S64，关闭第二梯度电阻电路21以仅操作第 一梯度电阻电路20，可以略微抑制功耗的增加。使用在日本未审专利申请公开No.2005-37746中公开的灰度电势 产生电路14来计算所有的输出VDATA0至VDATA63的输出阻抗。这 里，使用MOS晶体管作为开关设备，利用流入第一梯度电阻电路20 的电流I,和流入第二梯度电阻电路21的电流12的比率为1:4的比率， 执行模拟。图6是显示在日本未审专利申请公开No.2005-37746中公开 的灰度电势产生电路14的所有输出VD AT AO至VD AT A63的输出阻抗 (模拟值)的图表。在图6中，垂直轴是输出阻抗，而水平轴是VDATAn (n为从0至63的整数)。通过每个开关设备(MOS晶体管)的开启 电阻的影响，输出阻抗在VDATA32附近变得最高。具体地，在被提供 到距离第一电源线VDD或第二电源线VCOM最近的第一节点的 VDATA0至VDATA63中，输出阻抗变低。接着，在接近在VDATA32 附近的第一和第二电源线的中间电势时，输出阻抗变高。如上所描述 的，在日本未审专利申请公开No.2005-37746中公开的灰度电势产生电 路14中，灰度电势的输出阻抗在第一和第二电源线的中间电势附近变 得最高。从上述的说明中，在图10的解码电路13中，当在VDATA32附近的灰度电压(在第一和第二电源线的中间电势附近的灰度电势)被选为输出给每个电压跟随器15的灰度电势时，电压跟随器15的输入不能以高速放电和充电。也就是说，当选择VDATA32附近的灰度电势 时，相比于选择另一灰度电势时的情况，要花费明显更长的时间来使 电压跟随器15的输入达到目标电压(延迟时间)。这样，当选择在 VDATA0禾n VDATA63附近的灰度电势时，能以高速执行充电和放电。 然而，当选择在VDATA32附近的灰度电势时，充电和放电就变得异常 慢。特别是利用如图11的灰度电势产生电路14的结构，在其中第一 梯度电阻电路20和第二梯度电阻电路21具有对应于所有灰度电平的 输出节点并且它们中的每个都由开关连接，在第一和第二电源线的中 间电势附近的灰度电势的延迟时间的关系为最大，不会改变。因此， 根据上述的结构，不能有效地縮短最大延迟时间。因此，很可能， VDATA32附近的灰度电势的像素产生写入不足，并使显示质量恶化。 而且，对应于所有灰度电平的开关明显增加了灰度电势产生电路14的 电路面积。而且，如在图12中所示，当将由解码器选择的灰度电势经由数据 线16提供给像素时，该灰度电势产生电路14切换为激活和去激活第 二梯度电阻电路21。更具体地，在将由解码电路13选择的灰度电势提 供给电压跟随器15的输入tl至t720并且电压跟随器15的输出电压为 对数据线16的输出时，打开开关Sl至S64并激活第二梯度电阻电路 21。接着，在特定周期后关闭开关Sl至S64，并且去激活第二梯度电 阻电路21。在这种情况下，当从打开到关闭地改变开关S1至S64时， 由于阻抗忽然变高，会产生切换噪声。接着，由于在电压被写入像素 的同时产生切换噪声，因此显示图像的质量会明显恶化。发明内容在一个实施例中，灰度电势产生电路包括第一梯度电阻电路，将 第一和第二参考电压提供给其两端以产生j个灰度电势(j为2或更大的整数)，并将所产生的j个灰度电势输出给j个第一节点，其中通过 划分第一和第二参考电压产生该j个灰度电势；第二梯度电阻电路，从由第一梯度电阻电路产生的j个灰度电势中产生k个灰度电势(其中j〉k);和k个开关，根据第一控制信号，将由第二梯度电阻电路产生 的k个灰度电势提供给j个第一节点中的k个第一节点。这能分配在灰度之间的输出阻抗差并降低输出阻抗的最大值。而 且，通过第二梯度电路在第一梯度电阻电路的灰度电势中产生一些灰 度电势，能减少在第一和第二梯度电阻电路间的开关数量。而且，能 减少灰度电势产生电路的电路面积，或者由于开关数量上的减少而增 加开关尺寸，从而进一步降低输出阻抗的最大值。本发明提供能够具有在灰度间的抑制的输出阻抗差的灰度电势产 生电路。而且，它还能减少电路面积。此外，本发明能提供高速驱动 的数字驱动器和具有高显示质量的显示设备。


将从以下结合附图的特定优选实施例的描述中使本发明的以上和 其他目的、益处和特征更加清晰，其中图1是显示根据第一实施例的液晶显示设备的结构的框图；图2是显示根据第一实施例的数据驱动器IC的结构的框图；图3显示了根据第一实施例的解码电路的结构；图4显示了根据第一实施例的灰度电势产生电路的结构；图5是根据第一实施例的灰度电势产生电路的时序图；图6是显示根据第一实施例的灰度电势产生电路的所有输出VDATA0至VDATA63以及根据相关技术的灰度电势产生电路的输出阻抗的曲线图；图7是显示根据第二实施例的液晶显示设备的结构的框图； 图8是显示根据第二实施例的数据驱动器IC的结构的框图； 图9显示了根据第二实施例的灰度电势产生电路的结构；图IO是显示根据相关技术的数据驱动器IC的结构的框图； 图11显示了根据现有技术的灰度电势产生电路的结构； 图12是根据现有技术的灰度电势产生电路的时序图。
具体实施方式
现将参考示例性实施例描述本发明。本领域的技术人员应当明白， 使用本发明的教导能完成很多替换实施例，并且本发明也并不限于所 示的解释性目的的实施例。第一实施例现参考图1解释根据本实施例的显示设备。图1是显示液晶显示 设备的结构的框图。该液晶显示设备由定时控制器IC 1、门极驱动器 (gate driver)(门极侧液晶驱动电路)IC 2、数据驱动器(源极侧液 晶驱动电路)IC 3和液晶面板4构成。沿液晶面板4的一侧提供多个 门极驱动器IC 2。类似地，沿液晶面板4的另一侧提供多个数据驱动 器IC3。也就是说，门极驱动器IC2的端部和数据驱动器IC3都连接 到液晶面板4。而且，对着门极驱动器IC 2端部的其他端和连接到液 晶面板4的数据驱动器IC 3都连接到诸如柔性印刷电路(FPC)的基 板7和8。连接到数据驱动器IC 3的基板8还通过基板9连接到定时 控制器IC1。门极驱动器IC 2根据从基板7输入的定时控制信号，为 每个门线(gate line) 17输出门信号(扫描信号)。数据驱动器IC 3 将从定时控制器IC 1发送的数字图像数据信号转换为模拟电压(灰度 信号)，并将它输出到数据线(outl、 out2等)16。当由扫描信号选择 门线17时，液晶面板4的像素5在设置于像素5的液晶元件6中积累 输出到数据线16的灰度信号。接着，液晶元件6保留灰度信号，直至 接着选择门线17。接着，能显示所需的图像。接下来，将参考2和3解释在此实施例中的数据驱动器IC 3。图 2是显示数据驱动器IC 3的结构的框图。数据驱动器IC 3包括接收器 &串行/并行转换电路10、锁存电路11、移位寄存器电路12、解码电路13、灰度电势产生电路14、电压跟随器(放大器电路)15和输出开关SWoutl至SWout720。这里，以6位的数据驱动器IC 3为例进行说明。 因此，灰度电势产生电路14产生64个灰度电势VDATAO(灰度电平0) 至VDATA63 (灰度电平63)。而且，将输出的数量设定为720，并且 分别提供720个电压跟随器15和开关SWoutl至SWout720。从控制器IC 1发送的图像数据信号首先被输入到接收器&串行/并 行转换电路10。这样，根据时钟信号CLK，提供图像数据信号DR、 DG和DB的每个数据。接收器&串行/并行转换电路10接收从定时控 制器IC 1发送的串行图像数据信号，并为每个输出单元转换成并行数 据D00至D05。由接收器&串行/并行转换电路10转换的并行数据D00 至D05根据数据线的数量连续地由移位寄存器电路12传输。该并行数 据D00至D05在为每个输出单元提供的锁存电路11中连续输入和存 储，并以预定的定时被被一次全部输出到解码电路13。从灰度电势产 生电路14输出的灰度电势VDATA0至VDATA63被输入到解码电路 13。接着，对应于从锁存电路11输出的数字灰度数据D00至D05的灰 度电势为每个输出单元而从输入的灰度电势VDATA0至VDATA63中 选择。为每个输出单元选择的灰度电势被分别输出到电压跟随器15的 输入tl至t720。电压跟随器15放大由解码电路13所选择的灰度电势 的电流，并将放大的灰度电势通过由控制信号2控制的输出开关 SWoutl至SWout720输出到数据线16。要注意的是，控制信号1被输 入到灰度电势产生电路14，以控制灰度电势产生电路14的输出阻抗， 其为灰度电势VDATA0至VDATA63的电流提供能力。而且，在图3中显示了解码电路13的结构的实例。在图3中所示 的解码电路13包括对应于输出的数量的720个解码单元。灰度电势 VDATA0至VDATA63由720个解码单元电路共享。每个解码单元电 路可以由串联的6个开关设备构成，且每个所述开关设备都输入有到 控制端的数字灰度数据D00至D05。将灰度电势VDATA0至VDATA63 分别提供给串联的六个开关设备的一端，而其他端被共同连接，以被连接到电压跟随器15的输入。开关设备的开和关由从锁存电路11发送的数字灰度数据D00至D05控制。接着，在灰度电势VDATA0至 VDATA63中，具有全部六个被设定为打开的开关设备的灰度电势被分 别输出到电压跟随器15的输入tl至t720。要注意的是，解码电路13 的结构可以与在图3中所示的不同。对于在图2中所示的输出开关SWoutl至SWout720，由控制信号 2控制开和关。接着，在打开的情况下，电压跟随器15的输出与数据 线16连接，并且将灰度电势(灰度信号)提供给数据线16。而且，在 关闭的情况下，数据线16和电压跟随器15的输出被分开。也就是说， 数据驱动器IC 3和液晶面板4电隔离。要注意的是，在对于每个数据 输出周期数据切换时，在解码电路13等中产生信号噪声。为了防止将 这个信号噪声输出到数据线16，输出开关SWoutl至SWout720从数据 输出周期的开始直至预定的周期被断开，并且数据线16与电压跟随器 15隔开。这是因为存在传输到数据线的信号噪声影响对像素写入电压， 从而可以恶化显示图像质量的可能。因此，在液晶显示设备的数据驱 动器IC 3中， 一般在电压跟随器15和数据线16之间具有如上述的输 出开关SWoutl至SWout720之类的电子切断装置。接下来，将参考图4详细解释上述的灰度电势产生电路14。图4 显示了灰度电势产生电路14的结构。灰度电势产生电路14由第一电 源线VDD、第二电源线VCOM、第三梯度电阻电路30、放大器电路 31、第一梯度电阻电路32、第二梯度电阻电路33和开关SW1至SW4构成。第三梯度电子电路30由串联的电阻RaO至Ra2构成，其划分了第 一电源线VDD和第二电源线VCOM的电势差，并产生电压Va0和Val 。 Ra2连接到第 一 电源线VDD侧，而Ra0连接到第二电源线VCOM侧。 接着，在每个电阻的连接点提供第三节点。放大器电路31包括连接在 第三梯度电阻电路30和第二梯度电阻电路33之间的放大器A0和放大器A1。放大器A0被输入有电压VaO并输出参考电压V0。放大器Al 被输入有电压Val并输出参考电压VI。从放大器电路31输出的第一和第二参考电压(在本实施例中为参 考电压V0和V1)被提供到第一梯度电阻电路32的两端。接着，第一 梯度电阻电路32由串联的电阻Rl至R64构成，其划分参考电压V0 和VI并产生灰度电势VDATA0至VDATA63。 R64连接到参考电压 VI侧，而R1连接到参考电压V0侧。接着，通过R1的该侧将第一节 点提供给电阻R1至R64的连接点以及参考电压VO的电源接线端。也 就是说，由电阻R1至R64的电压划分所产生的灰度电势VDATA0至 VDATA63分别被输出到64个第一节点。要注意的是，由第一梯度电 阻电路32所产生的灰度电势还可以包括第一和第二参考电压中的至少 一个。第二梯度电阻电路33由串联的电阻rl至r4构成，其划分参考 电压V0禾卩VI并产生灰度电势VDATA0、 VDATA20、 VDATA32和 VDATA44。 r4通过开关SW4连接到参考电压VI侧，而rl连接到参 考电压v0侦'J。接着，在电阻rl至r4的连接点提供第二节点。开关SW1 至SW3分别连接在用于输出灰度电势VDATA20、 VDATA32和 VDATA44的电阻rl至r4的连接点(3个第二节点)和用于输出第一 梯度电阻电路32的灰度电势VDATA20、 VDATA32和VDATA44的连 接点(3个第一节点)之间。开关SW1至SW3和SW4的开/关控制由 控制信号l控制。接着，灰度电势产生电路14的输出阻抗可以通过打 开开关SW1至SW4而降低。此时，期望设计为第二梯度电阻电路33 的电阻rl至r4的合并电阻具有比第一梯度电阻电路32的电阻Rl至 R64的合并电阻低的电阻值。而且，当关闭开关SW1至SW4时，灰度 电势产生电路14的输出阻抗变高，但由于流入第二梯度电阻电路33 的电流被阻塞，因此灰度电势产生电路14的功耗变低。通过适当地控 制开关SW1至SW4的开/关，可以取得灰度电势产生电路14的低功耗 以及低输出阻抗的结构。在本实施例中，第二梯度电阻产生电路33产生在由第一梯度电阻电路32所产生的灰度电势中的一些灰度电势。要注意的是，由第二梯度电阻电路33产生的灰度电势可以不包括参考电压并可以产生1个或 多个灰度电势。此外，当形成为产生2个或更多个灰度电势时，使得 在相邻灰度电势间的电势差在参考电压VO和VI附近变大，而在相邻 灰度电势间的电势差在参考电压VO和VI的中间电势附近变小。例如， 在图4中，在由第二梯度电阻电路33产生的灰度电势VDATA20、 VDATA32和VDATA44中，对于VDATA20和VDATA44，在参考电 压 VO禾卩 VI 的中间电压 ((VDATA32-VDATA20 ) 和(VDATA44-VDATA32))附近的在VDATA20和VDATA32间的电 势差和在VDATA44禾P VDATA32间的电势差都变得比在VDATA20 和参考电压VO间的电势差和在VDATA44和参考电压VI间的电势差((VDATA20-V0)禾n (V1-VDATA44))要小。因此，当开关SW1 至SW4打幵时，能分配在灰度间的输出阻抗差，并能显著地减小灰度 电势产生电路14的输出阻抗的最大值。这个有益效果将在以后参考图 6描述。而且，灰度电势产生电路14的开关SW1至SW4的开/关控制与在 电压跟随器15的输出端和在图2中所示的数据驱动器IC 3的数据线之 间提供的输出开关SWoutl至Swout720共同操作。更具体地，灰度电 势产生电路14的开关SW1至SW4设置为仅在输出开关SWoutl至 Swout720被设定为关闭并且电压跟随器15的输出端和数据线16电性 断开的周期中被设定为打开。灰度电势产生电路14的开关SW1至SW4 在输出开关SWoutl至Swout720被设定为打开并且电压跟随器15的输 出端和数据线16相连接的周期中被设定为关闭。这是因为，当灰度电 势产生电路14的开关SW1至SW4被从关闭到打开或从打开到关闭地 切换时，灰度电势产生电路14的输出阻抗发生改变，并且在从灰度电 势产生电路14输出的灰度电势VDATA0至VDATA63中会产生噪声。 输出开关SWoutl至Swout720和开关SW1至SW4的上述控制的目的 就是防止包括这个噪声的灰度电势VDATA0至VDATA63经由解码电 路13和电压跟随器15被传输给数据线16。在图4中，显示了作为本实施例的灰度电势产生电路14的实例的灰度电势产生电路14的6位数据驱动器IC 3，但它并不限于此。例如， 灰度电势产生电路14的第三梯度电阻电路30可以由划分第一电源线 VDD和第二电源线VCOM的电势差并产生参考电压Va0至Vai的电阻 RaO至Ra(i+l)构成。要注意的是，i为1或更大的整数值。接着，放大 器电路31包括放大器AO至Ai，其输入有由第三梯度电阻电路30产 生的电压VO至Vai，并且输出为参考电压VO和VI。第一梯度电阻电 路32由电阻R1至Rj形成，它们划分了放大器电路31的参考电压VO 至Vi并产生灰度电势VDATAO至VDATA(j-l)，其中j为灰度电势的 数量。要注意的是，j为2或更大的整数值。第二梯度电阻电路33由 电阻rl至rk形成，它们划分了放大器电路31的参考电压VO至Vi并 仅产生在由第一梯度电阻电路32产生的灰度电势中的一些灰度电势。 因此，产生k个灰度电势。对于由第二梯度电阻电路33产生的灰度电 势，在参考电压VO至Vi附近，在相邻灰度电势间的电势差可能为大， 而在2个参考电压的中间电压附近的相邻灰度电势之间的电势差可能 变小。要注意的是，k为l或更大的整数值。此外，第二梯度电阻电路 33的电阻rl至rk具有比第一梯度电阻电路32的电阻Rl至Rj低的电 阻值。开关SW1至SWk扮演着将由第二梯度电阻电路33产生的灰度 电势提供到第一梯度电阻电路32的第一节点的角色。如上所述，虽然 以6位的数据驱动器IC 3为例进行解释，但它也可以应用于各种位数 的数据驱动器IC3的灰度电势产生电路14。不必说，根据位数，在图 2和3中所示的数字数据D00至D05也会适当地改变。在本实施例中， 可以是k〈j，这意味着，开关SW的个数可以比灰度电势的数目要小。 这样，如在现有技术中那样，并不相应于所有的灰度电势而提供开关 设备。要注意的是，在图2至4中所示的6位数字驱动器IC3中，i-l,j二63 而k=4。由于在本实施例中的第二梯度电阻电路33产生在第一梯度电阻电 路32的灰度电势中的一些灰度电势，因此能减少开关设备的数量。这样，如果灰度电势产生电路14以与现有技术中相同的面积进行制造， 则由于开关设备的数量的减少，开关设备的尺寸会增加。因此，能降低开关设备的开电阻(on resistance)。从而，能减小开关设备的开电 阻的影响，并且对于具有第一梯度电阻电路32的高输出阻抗的灰度电 势来说，也能能有效降低输出阻抗。因此，能降低电压跟随器15的输 入的充电和放电到目标电压的最大延迟量。从而，能稳定地输出灰度 电势。在1个数据输出周期，即在选择灰度电势时的一个选择周期中， 开关SW1至SW4和灰度电势产生电路14的输出开关SWoutl至 SWout720的操作时序参考图5进行解释。图5是根据本实施例的灰度 电势产生电路14的时序图。要注意的是，作为实例，在此示出在图4 中所示的灰度电势产生电路14的时序图中，其为i=l、 j=64而k=4。 在打开开关SW1至SW4之前，关闭输出开关SWoutl至SWout720。 这分隔了在数据线16和电压跟随器15的输出端。接着，在数字灰度 数据D00至D05被从锁存电路ll输出到解码电路13时，打开开关SW1 至SW4以驱动第二梯度电阻电路33。因此，降低了灰度电势产生电路 14的阻抗，并且灰度电势VDATA0至VDATA63被从灰度电势产生电 路14输出，具有高电流驱动能力。而且，在解码电路13中，从灰度 电势VDTA0至VDATA63中选择对应于数据灰度数据D00至D05的 灰度电势。接着，电压跟随器15的输入tl至t720被分别以高速充电 和放电到所选择的灰度电势。在特定周期后，灰度电势产生电路14关 闭开关SW1至SW4、停止第二梯度电阻电路33并而仅操作第一和第 三梯度电阻电路32和30。这能抑制功耗的增加。随后，打开输出开关 SWoutl至SWout720，而由电压跟随器15放大并输出的灰度电势被立 即通过数据线(outl至out720) 16提供给像素5。也就是说，在关闭 输出开关SWoutl至SWout720的同时，打开开关SW1至SW4。这样，在1个数据输出周期中，输出开关SWoutl至SWout720为 关闭的周期称之为第一周期，而随后的周期，即，输出开关SWoutl至SWout720为打开的周期称之为第二周期。在这种情况下，在第一周期 内的预定周期中，开关SW1至SW4被设定为打开，而在第二周期内 被设定为关闭。为每个门线执行这些操作。接着，通过连续地扫描所 有的门线，显示期望的图像。而且，关闭输出开关SWoutl至SWout720 的第一周期可以符合打开开关SW1至SW4的周期。而且，打开开关 SW1至SW4的周期可以比第一周期短。因此，在关闭输出开关SWoutl 至SWout720的第一周期中，电压跟随器15的输入可以以高速变化到 在打开开关SW1至SW4的预定周期内最新选择的灰度电势。接着， 电压跟随器15的输出信号还以高速改变到最新选择的灰度电势。而且， 可以防止由打开/关闭在第一和第二梯度电阻电路间的开关SW1至 SW4而导致的切换噪声被传输到数据线16。另一方面，在打开输出开 关SWoutl至SWout720的第二周期中，开关SW1至SW4被设定为关 闭。接着，电压跟随器15的输出信号通过设定为打开的输出开关 SWoutl至SWout720被立即提供给数据线16。如上所述，在根据本实施例的灰度电势产生电路14中，在隔开数 据线16的同时，执行在第二梯度电阻电路33的激活和去激活间的切 换。因此，由开关SW1至SW4所导致的切换噪声并不会被传输到像 素5，也不会影响显示图像质量。要注意的是，第二梯度电阻电路33 用作灰度电势产生电路14的输出阻抗降低操作，并且它被配置来根本 不会影响对数据线16的灰度电势的输出。因此，从第二梯度电阻电路 33输出的灰度电势并不一定要具有高的电压精确度，因此设计有细微 区域效率(fine area efficiency)的电阻可以用于第二梯度电阻电路33。 如上所述，根据本实施例的数据驱动器IC 3，可以抑制增加输出阻抗 并可以输出稳定的灰度电势。接下来，将使用根据本发明的灰度电势产生电路14和现有技术的 灰度电势产生电路14解释用于所有输出VDATA0至VDATA63的输出 阻抗的计算比较结果。要注意的是，作为现有技术的灰度电势产生电 路14，使用在日本未审专利申请公开No.2005-37746中公开的灰度电势产生电路14。这里，MOS晶体管用作切换设备并用来使电流流入第一和第二梯度电阻电路，电流量在本发明和现有技术之间是相等的。在图ll所示的现有技术中，流入第一梯度电阻电路20的电流I,和流 入第二梯度电阻电路21的电流12之间的比率为1: 4。在图4所示的本 发明中，流入第一梯度电阻电路32的电流I,和流入第二梯度电阻电路 33的电流12之间的比率为1: 4。在上述条件下执行模拟。由于本发明 中的灰度电势产生电路14 (图4)的切换设备的数量是现有技术的结 构的1/16，因此切换设备的尺寸是现有技术的结构的16倍。要注意的 是，灰度电势产生电路14的面积是相等的。图6是显示根据本发明的 灰度电势产生电路14和根据现有技术的灰度电势产生电路14的所有 输出VDATA0至VDATA63的输出阻抗(仿真值)的曲线图。在图6 中，垂直轴是输出阻抗，而水平轴是VDATAn(n为从0至63的整数)。 从仿真结果可以看出，在本发明中在VDATA32附近的阻抗为小，而在 现有技术的结构中，在VDATA32附近的阻抗非常高。而且，可以确认， 输出阻抗的最大值可以为小。要注意的是，在部分VDATA20、 VDATA32和VDATA44中，输出阻抗变得比VDATAn的周围部分要 低。这是因为，开关SW1至SW4相应于灰度电势VDATA20、VDATA32 和VDATA44而提供，并用来驱动具有低电阻值的第二梯度电阻电路 33。要注意的是，VDATA20、 VDATA32和VDATA44被提供为靠近 输入到梯度电阻电路的两端的2个参考电压的中间电压。这样，本发 明的灰度电势产生电路14可以分配在灰度间的输出阻抗差，并抑制输 出阻抗的最大延迟量。无论选择了哪个电压，这都能以高速对电压跟 随器15的输入充电和放电。因此，相比于现有技术的灰度电势产生电 路14，能通过相同的面积和功耗而取得具有较小的最大延迟量的灰度 电势产生电路14。第二实施例作为根据本实施例的显示设备，可以使用第一实施例的液晶显示 设备。参考图7进行解释根据实施例的液晶显示设备。图7是显示该 液晶显示设备的结构的框图。该液晶显示设备由定时控制器IC 1、门驱动器IC 2、数据驱动器IC 3、液晶面板4和参考电势产生IC 40构成。 要注意的是，在本实施例的液晶显示设备中的元件除了参考电势产生 IC40外，与第一实施例都相同，因此省略对它们的描述。在本实施例 中，包括了用来产生参考电势VO至V8的参考电势产生IC40。接着， 将公共VO至V8通过液晶显示设备的基板9和8提供给每个数据驱动 器IC 3。接下来，将参考图8解释数据驱动器IC 3。图8是显示数据驱动 器IC3结构的框图。如同第一实施例，数据驱动器10 3具有接收器& 串行/并行转换电路10、锁存电路11、移位寄存器12、解码电路13、 灰度电势产生电路14和输出开关SWoutl至SWout720。这里，以10 位数据驱动器IC3为例进行解释。也就是说，灰度电势产生电路14产 生灰度电势VDATAO至VDATA1023。而且，省略对与第一实施例通 用部分的描述。这里，由于是10位，因此接收器&串行/并行转换电路IO输出并 行数据D00至D09。由参考电势产生IC 40产生的参考电势V0至V8 被输入到灰度电势产生电路14。也就是说，V0至V8并不由每个数据 驱动器IC 3产生，并且由参考电势产生IC 40产生的共用参考电势V0 至V8都被输入到每个数据驱动器IC 3的灰度电势产生电路14。接着， 灰度电势产生电路14根据参考电势V0至V8产生灰度电势VDATA0 至VDATA1023，并将它们输出到解码电路13。要注意的是，灰度电势 产生电路14的输出阻抗由输入的控制信号1输入而控制。接着，解码 电路13为每个输出单元从灰度电势VDATAO至VDATA1023中选择对 应于从锁存电路11输出的数字灰度数据D00至D09的灰度电势，并将 它们分别输出到电压跟随器15的输入tl至t720。如果将输出开关 SWoutl至SWout720根据控制信号2设定为打开，则灰度信号的电流 (灰度电势)由电压跟随器15放大。将放大的灰度信号提供给数据线 16。接下来，将参考图9解释灰度电势产生电路14。图9是显示在数据驱动器IC3中的灰度电势产生电路14的结构的框图。参考电势产生IC40由第一电源线VDD、第二电源线VCOM、第 三梯度电阻电路30和放大器电路31构成。第三梯度电阻电路30由串 联的电阻RaO至Ra9构成，该电阻RaO至Ra9划分在第一电源线VDD 和第二电源线VCOM之间的电势差并产生电压VaO至Va8。 Ra9连接 到第一电源线VDD侧，而RaO连接到第二电源线VCOM侧。接着， 在每个电阻的连接点提供第三节点。放大器电路31包括连接到第三梯 度电阻电路30的第三节点的放大器AO至A8。放大器AO输入有由第 三梯度电阻电路30产生的电压VaO，并输出为参考电压VO。类似地， 放大器Al至A8都输入有分别由第三梯度电阻电路30产生的电压Val 至Va8，并输出为参考电压VI至V8。输出的VO至V8都通过基板8 被输入到在数据驱动器IC3中的灰度电势产生电路14。灰度电势产生电路14由第一梯度电阻电路32、第二梯度电阻电路 33和开关SW1至SW16构成。要注意的是，第一梯度电阻电路32、 第二梯度电阻电路33和开关SW1至SW16的基本结构都与第一实施 例的相同。第一梯度电阻电路32由串联的电阻R1至R1024构成，该 电阻Rl至R102划分由放大器电路31输出的参考电压V0至V8并产 生灰度电势VDATAO至VDATA1023。 R1024连接到参考电压V8侧， 而R1连接到参考电压V0侧。接着，向电阻R1至R1024的连接点提 供第一节点，并由R1侧提供参考电压V0的电源端。这样，由电阻R1 至R1024的电压划分所产生的灰度电势VDATA0至VDATA1023分别 被输出到第一节点。第二梯度电阻电路33产生在由第一梯度电阻电路 32产生的1024个灰度电势中的一些灰度电势。这里，只产生在参考电 压V0至V8之间的中间电压附近的具有高阻抗的灰度电势。具体地， 第二梯度电阻电路33由串联的电阻rl至r16构成，该电阻rl至r16 划分由放大器电路31输出的参考电压VO至V8，并仅产生相应于具有 高阻抗的第一节点的灰度电势(例如，VDATA768、 VDATA832和VDATA896)。要注意的是，对于第二梯度电阻电路33，期望形成具 有比第一梯度电阻电路32低的电阻值。也就是说，电阻rl至rl6的合 成电阻具有比电阻Ri至R1024的合成电阻低的电阻值。在第二梯度电 阻电路33中，r16连接到参考电压V8侧，而rl连接到参考电压V0 侧。接着，在电阻rl至r16的连接点处提供第二节点。而且，第二节 点还由rl侧提供给参考电压V0的电源端。接着，将灰度电势VDATA0、 VDATA768、 VDATA832和VDATA896等分别输出给第二节点。提供开关SW13和SW15，以便可以连接第一梯度电阻电路32的 第一节点和第二梯度电阻电路33的第二节点。例如，将在第二梯度电 阻电路33的电阻r13和r14之间的第二节点被通过开关SW13连接到 在第一梯度电阻电路32的电阻R823和R833之间的第一节点。而且， 类似地提供未示出的开关SW1、 SW3、 SW5、 SW7、 SW9和SWll。 也就是说，对应于由第二梯度电阻电路33产生的灰度电势的一部分， 提供开关SW1、 SW3、...、和SW15。而且，在输入有参考电压VO至 V8的第二梯度电阻电路33的第二节点和在第二节点的参考电压VO侧 上的电阻rl2、 r14和r16之间提供开关SW12、 SW14和SW16。例如， 在输入有参考电压V6的第二节点和电阻r12之间提供开关SW12。而 且，类似地提供未示出的开关SW2、 SW4、 SW6、 SW8和SWIO。接 着，通过在预定的周期期间打开这些开关SW1至SW16，电流12流入 到第二梯度电阻电路33以激活，并且将由第二梯度电阻电路产生的灰 度电势提供给第一梯度电阻电路32的第一节点。因此，第一节点总是 与解码电路13连接以提供灰度电势。另一方面，第二节点仅在开关SW1 至SW16打开的周期中连接。而且，在将提供在图8中所示的数据驱动器IC 3的数据线16和 电压跟随器15间的输出开关SWoutl至SWout720设定为关闭的同时， 执行灰度电势产生电路14的开关SW1至SW16的开/关切换。也就是 说，在将灰度电势产生电路14的开关SW1至SW16在打开和关闭的 同时，在数据线16和电压跟随器15间的输出端之间，输出开关SWoutl至SWout720被电隔开。这里，在输出开关SWoutl至SWout720被设 定为关闭的同时，打开开关SW1至SW16。也就是说，灰度电势产生 电路14的开关SW1至SW16和输出开关SWoutl至SWout720共同操 作。此外，对于灰度电势产生电路14的开关SW1至SW16和输出开 关SWoutl至SWout720，开和关分别由控制信号1和控制信号2控制。 这些切换设备的操作细节与第一实施例类似。而且，在本实施例中， 虽然以10位的数据驱动器IC 3为例进行解释，但它也可以应用到不同 位数的数据驱动器IC 3中，如在第一实施例中描述的一样。这里，由 于是10位，因此显示了1=8、 j二1024而k二16的例子。在本实施例中能取得与上述第一实施例相同的有益效果。而且， 在本实施例中，V0至VS不单独地在每个数据驱动器IC3中产生，而 且还将公共V0至V8提供给每个数据驱动器IC3。要注意的是，这些 公共的V0至V8由参考电势产生IC 40产生，如上所述。这样，由于 提供了公共的V0至V8,因此不会影响在每个数据驱动器IC 3间设备 中的变化。也就是说，在每个数据驱动器IC3间的电压V0至V8都不 会改变。因此，抑制了每个数据驱动器IC3间的灰度电势VDATA0至 VDATA1023中的变化，并降低了图像质量的下降。此外，在本发明中，在图1和7所示的液晶显示设备的结构中， 用IC结构将连接门驱动器IC 2和数据驱动器IC 3等连接到液晶面板4 的实例，可以以与液晶面板4集成的方式构建。很明显，本发明并不限于上述的实施例，而可以在不背离本发明 的范围和精神下进行修改和变化。
权利要求
1.一种灰度电势产生电路，包括第一梯度电阻电路，其两端提供有第一和第二参考电压，以产生j个灰度电势(j为2或更大的整数)并将所产生的j个灰度电势输出给j个第一节点，所述j个灰度电势通过划分所述第一和第二参考电压产生；第二梯度电阻电路，以从由所述第一梯度电阻电路产生的j个灰度电势中产生k个灰度电势(其中，j＞k)；和k个开关，以根据第一控制信号，将由所述第二梯度电阻电路产生的k个灰度电势提供给j个所述第一节点中的k个第一节点。
2. 根据权利要求1的灰度电势产生电路，其中j个灰度电势包括 所述第一和第二参考电压中的至少一个。
3. 根据权利要求1的灰度电势产生电路，其中所述第二梯度电阻 电路具有比所述第 一梯度电阻电路低的电阻值。
4. 根据权利要求2的灰度电势产生电路，其中所述第二梯度电阻 电路具有比所述第一梯度电阻电路低的电阻值。
5. 根据权利要求1的灰度电势产生电路，其中由所述第二梯度电 阻电路产生的所述k个灰度电势在接近所述第一和第二参考电压的相 邻灰度电势间具有大的电势差，而在接近所述第一和第二参考电压的 中间电压的相邻灰度电势间具有小的电势差。
6. 根据权利要求2的灰度电势产生电路，其中由所述第二梯度电 阻电路产生的所述k个灰度电势在接近所述第一和第二参考电压的相 邻灰度电势间具有大的电势差，而在接近所述第一和第二参考电压的 中间电压的相邻灰度电势间具有小的电势差。
7. 根据权利要求3的灰度电势产生电路，其中由所述第二梯度电 阻电路产生的所述k个灰度电势在接近所述第一和第二参考电压的相 邻灰度电势间具有大的电势差，而在接近所述第一和第二参考电压的 中间电压的相邻灰度电势间具有小的电势差。
8. —种显示设备的数字驱动器，包括 根据权利要求1的灰度电势产生电路；解码电路，其输入有由所述灰度电势产生电路产生的j个灰度电 势和相应于图像数据信号的数字灰度数据，以选择相应于所述数字灰度数据的灰度电势；放大器电路，放大并输出从所述解码电路输出的灰度电势；和 连接在所述放大器电路的输出端和数据线间的输出开关，以根据第二控制信号将所述放大器电路的输出信号提供给所述数据线。
9. 根据权利要求8的显示设备的数字驱动器，其中所述j个灰度 电势包括所述第一和第二参考电压中的至少一个。
10. 根据权利要求8的显示设备的数字驱动器，其中所述第二梯 度电阻电路具有比所述第一梯度电阻电路低的电阻值。
11. 根据权利要求8的显示设备的数字驱动器，其中由所述第二 梯度电阻电路产生的所述k个灰度电势在接近所述第一和第二参考电 压的相邻灰度电势间具有大的电势差，而在接近所述第一和所述第二 参考电压的中间电压的相邻灰度电势间具有小的电势差。
12. 根据权利要求8的显示设备的数字驱动器，其中在由所述解 码电路选择灰度电势的一个选择周期内的第一周期中，关闭所述输出 开关，而在一个选择周期内的第二周期中打开所述输出开关，和在所述第一周期内的预定周期中打开在所述灰度电势产生电路的所述第一和第二梯度电阻电路间的k个开关，而在所述第二周期中关闭所述k个开关。
13. 根据权利要求9的显示设备的数字驱动器，其中在由所述解码电路选择灰度电势的一个选择周期内的第一周期中关闭所述输出开 关，而在一个选择周期内的第二周期中打开所述输出开关，和 在所述第一周期内的预定周期中打开在所述灰度电势产生电路的所述第一和第二梯度电阻电路间的k个开关，而在所述第二周期中关 闭所述k个开关。
14. 根据权利要求IO的显示设备的数字驱动器，其中在由所述解 码电路选择灰度电势的一个选择周期内的第一周期中关闭所述输出开 关，而在一个选择周期内的第二周期中打开所述输出开关，和在所述第一周期内的预定周期中打开在所述灰度电势产生电路的 所述第一和第二梯度电阻电路间的k个开关，而在所述第二周期中关 闭所述k个开关。
15. 根据权利要求11的显示设备的数字驱动器，其中在由所述解 码电路选择灰度电势的一个选择周期内的第一周期中关闭所述输出开 关，而在一个选择周期内的第二周期中打开所述输出开关，和在所述第一周期内的预定周期中打开在所述灰度电势产生电路的 所述第一和第二梯度电阻电路间的k个开关，而在所述第二周期中关 闭所述k个开关。
16. —种显示设备，包括根据权利要求8的数据驱动器。
全文摘要
本发明涉及显示设备的灰度电势产生电路、数据驱动器以及显示设备。所述灰度电势产生电路，包括第一梯度电阻电路，其两端提供有第一和第二参考电压，以产生j个灰度电势(j为2或更大的整数)并将所产生的j个灰度电势输出给j个第一节点，其中j个灰度电势通过划分第一和第二参考电压产生；第二梯度电阻电路，从由第一梯度电阻电路产生的j个灰度电势中产生k个灰度电势(其中，j＞k)，以及k个开关，根据第一控制信号，将由第二梯度电阻电路产生的k个灰度电势提供给j个第一节点中的k个第一节点。
文档编号G09G3/36GK101226723SQ200710196610
公开日2008年7月23日 申请日期2007年11月29日 优先权日2006年11月29日
发明者弘 土, 梅田谦吾 申请人:恩益禧电子股份有限公司