专利名称：一种led显示屏的数据处理方法
技术领域：
本发明涉及LED显示屏，尤其是一种改进了的LED显示屏的数据处理方法。
背景技术：
如今，LED显示屏技术已经得到了迅速的发展，参见图1中所示，现有 的LED显示屏控制系统一般包括以下几部分采集卡ll、若千扫描控制卡12 和LED显示屏13以及计算机主机14,由计算机主机14输出的一见频信号或者 计算机信号通过DVI视频信号线连接到采集卡11，采集卡11通过组包的方式 将视频数据分成若干个数据包并通过以太网或者光纤发送给扫描控制卡12，扫 描控制卡12接收并转发以太网或者光纤的^t据，并实现灰度的算法以及驱动扫 描等功能，驱动LED显示屏13。
对于采集卡11组包发送^L频数据的方式， 一般的LED显示屏控制系统都 是将视频数据包无规则的发送下去或者连续的发送下去，这样很容易对扫描控 制卡12连续接收数据造成压力，扫描控制卡12的连续处理数据量过大会导致 如果用单扫描卡则所带的LED显示屏数据比较多，从而致使系统存储资源不 够，为了解决这一问题， 一般的做法是升级控制芯片的数据处理能力，这会使 得成本很高，甚至在某些场合，无法找到合适的控制芯片可以满足系统的特定 要求。
发明内容
本发明的目的提供一种LED显示屏的数据处理方法，解决现有技术中扫描 控制卡连续处理数据量较大的问题。
本发明是这样实现的， 一种LED显示屏的数据处理方法，所述LED显示屏包括采集卡和若千扫描控制卡，所述方法包括以下步骤 步骤a,采集卡将数据拆分并分时发送至每个扫描控制卡； 步骤b，扫描控制卡判断其收到的数据包是否是其需要的数据包，如果是，
则接收数据，如果不是，则将数据转发给其他扫描控制卡。
更具体的，在步骤b中，所述扫描控制卡将接收到的数据进行GAMMA校
正、实现灰度算法以及驱动扫描。
更具体的，所述采集卡包括大规才莫可编辑逻辑阵列芯片、DVI接口芯片、
网络接口芯片、通用串口通信接口以及高速存储器电路芯片，所述大规模可编
辑逻辑阵列芯片完成上述步骤a中的数据拆分并通过网络接口芯片将数据发送
至扫描控制卡。
更具体的，所述大规模可编辑逻辑阵列芯片采用FPGA控制系统，此FPGA 控制系统包括DVI模块、SDRAM模块、打包模块以及网络模块。
更具体的，所述FPGA控制系统将DVI模块接收到的相邻两块数据进行合 并，使得数据速率降低一半。
更具体的，所述SDRAM模块将DVI模块输出的数据写入SDRAM并从 SDRAM中读出LED显示屏所对应的需求数据。
更具体的，所述打包模块将从SDRAM中读出的数据按照自定义的协议进 行打包处理并发送给网络模块，所述网络模块将打包处理后的数据包通过传输 通道以发送出去。
更具体的，所述网络斗莫块在发送数据之前先将数据通过FIFO进行转化。 更具体的，在步骤a中，采集卡将每个数据包拆分成四个部分。 与现有技术相比，本发明提供的LED显示屏的数据处理方法通过将数据拆
分并分时发送，使得扫描控制卡单位时间内的数据处理量减少，改善了 LED显
示屏的显示质量，节约了成本。
图1是现有LED显示屏的结构示意图2是本发明LED显示屏的数据处理方法的数据拆分示意图结构示意图； 图3是本发明所涉及的FPGA控制系统的数据处理示意图。
具体实施例方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实 施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅 仅用以解释本发明，并不用于限定本发明。
在介绍本发明LED显示屏的数据处理方法之前，先介绍本发明较佳实施例 所涉及的LED显示屏控制系统，其主要包括采集卡及扫描控制卡。
作为较佳实施例，上述采集卡包括大规模可编辑逻辑阵列芯片(本实施例 采用ALTERA CYCLONE III型号的FPGA, FPGA即现场可编程门阵列)、DVI 接口芯片、网络接口芯片(本实施例采用RTL8212)、通用串口通信接口 (本实 施例采用串口通信芯片MAX3232 )及高速存储器电路芯片(本实施例采用 SDRAM/K4S643232 )。
作为较佳实施例，上述的扫描控制卡包括大规模可编辑逻辑阵列芯片(本 实施例采用ALTERA CYCLONE III型号的FPGA, FPGA即现场可编程门阵 列)、网络接口芯片(本实施例采用RTL8212)、存储器电路(本实施例采用 高速存储芯片SDRAM/K4S643232 )及显示驱动扫描输出电^各。
本发明涉及的LED显示屏是由若干个扫描控制卡所驱动控制的，扫描控制 卡负责接收和转发采集卡所发送的数据并进行GAMMA校正、实现灰度算法以 及驱动扫描等功能。作为较佳实施例，所述的网络接口芯片为千兆网接口芯片， 时钟频率可以达到125MHZ,而驱动扫描的时钟频率为25MHZ左右，因此上 述FPGA控制系统内部的数据处理能力远远低于网络接收数据的能力。这样， 如果连续接收到的数据越多就表明所采用的FPGA控制系统应该具有越大的数 据存储空间，但是对于FPGA控制系统来说，存储单元越多就代表芯片越昂贵，而且芯片的存储能力也有极限，因此不能仅仅追求高存储能力的芯片，而是要 通过有效的方法来提升现有系统的数据处理能力，以下将详细介绍本发明LED 显示屏的数据处理方法是如何实现提升系统的数据处理能力的。
为了解决数据处理的瓶颈，上述采集卡采用将数据包拆分且分时发送的方
式，参见图2中所示，图2中以四个扫描控制卡为例，每个控制卡以分为四部 分为例，图2中每个标有card0的部分即将card0所带的数据包分成1/4等份的 小数据包，每个标有cardl的部分即将cardl所带的数据包分成1/4等份的小数 据包，具体的，如果LED显示屏有四个扫描控制卡，每个扫描控制卡负责显示 64宽，64高的LED显示区域，则将64高按照系统要求分成若千等分，如果是 4等分，则在第一时间段发送第一个1/4等分，也就是64宽*16高，第二时间 段发送第二个l/4等等。当然，具体将64高分成几等分则可以根据不同的LED 显示屏进行设置。需要强调的是整个系统中需要设置的扫描控制卡数目是根 据LED显示屏的大小来调整的，且将每个扫描控制卡的数据分成几等分也是根 据不同的LED显示屏的扫描方式而决定，可能是2等分、4等分、8等分、16 等分等。通过上述的数据发送方式就可以将一个扫描控制卡的数据包分在若干 个时间段来发送，从而解决了扫描控制卡连续处理数据的压力。
以DVI接口芯片的帧频率为60HZ为例，则DVI数据每换帧一次的时间为 16.7ms，这样就需要使每帧数据对应的需要发送的数据在16.7ms之内发送完。 所以一个扫描卡的每两个小数据包之间的间隔可以为4.167ms ( 16.7/4)，如果 将一个数据包分为8部分，则间隔时间为2.0875ms,或者为满足系统要求的其 它值。
在图2中，四个扫描控制卡之间的时间间隔可以为零，可以也可以为小于 4.167ms的任意值，每个扫描控制卡会判断其收到的数据包是否是自己需要的 数据包，如果是，则接收数据，如果不是，则将数据转发，因此各扫描控制卡 之间的时间间隔不影响每个扫描控制卡内部数据处理的瓶颈。
结合参见图3中所示，所述的采集卡的核心控制芯片为上述的大规模可编辑逻辑阵列芯片(即FPGA控制系统)，此FPGA控制系统包括DVI模块31、 SDRAM模块32、打包模块33以及网络模块34。 DVI模块21的输入数据为 24bitRGB格式，在FPGA内部经过处理，将每两个相邻的24bit数据变为一个 48bit数据，这样，在每两个DVI输入数据的时钟周期内，FPGA录入一次两倍 于DVI数据宽度的数据，相当于将输入的DVI数据速率降低了 一半，从而有效 降低了总线速度。SDRAM模块32是将DVI模块31输出的48bit数据写入 SDRAM,并从SDRAM中读出LED显示屏所对应的需求数据。打包模块33 是把从SDRAM中读出的48bit数据按照自定义的协议进行打包处理，本系统 将48bit数据打包成16bit数据。网络模块34是将打包处理后的数据包通过传 输通道以发送出去，网络模块的输入为8bit数据。这样就形成了本系统特有的 对接方式，即，将打包模块33输出的16bit数据通过FIFO (先进先出存储器) 转化为8bit数据，这样此FIFO的写入的速度就会大于读出的速度，从而保证 FIFO在发送一帧数据中一直有数据，从而实现了在16.7ms内的任何时间段读 出数据的可能性。这样系统就可以实现分时发送数据。
通过上述描述，本发明LED显示屏的凄t据处理方法可以归纳成以下几个步
骤
步骤a，采集卡将数据分割并分时发送至每个扫描控制卡； 步骤b,扫描控制卡判断其收到的数据包是否是其需要的数据包，如果是， 则接收数据，如果不是，则将数据转发给其他扫描控制卡。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，例如，上 述实施例是将数据分割成四个部分，事实上也可以分割成八个部分；分时发送 数据的时间间隔也是可以调整的，等等。凡在本发明的精神和原则之内所作的 任何修改、等同替换和改进等，均应包含在本发明权利要求的保护范围之内。
8
权利要求
1、一种LED显示屏的数据处理方法，所述LED显示屏包括采集卡和若干扫描控制卡，其特征在于所述方法包括以下步骤步骤a，采集卡将数据拆分并分时发送至每个扫描控制卡；步骤b，扫描控制卡判断其收到的数据包是否是其需要的数据包，如果是，则接收数据，如果不是，则将数据转发给其他扫描控制卡。
2、 根据权利要求1所述的LED显示屏的数据处理方法，其特征在于在步骤b中，所述扫描控制卡将接收到的数据进行GAMMA校正、实现灰度算法以及驱动扫描。
3、 根据权利要求1所述的LED显示屏的数据处理方法，其特征在于所述采集卡包括大规模可编辑逻辑阵列芯片、DVI接口芯片、网络接口芯片、通用串口通信接口以及高速存储器电路芯片，所述大规模可编辑逻辑阵列芯片完成上述步骤a中的数据拆分并通过网络接口芯片将数据发送至扫描控制卡。
4、 根据权利要求3所述的LED显示屏的数据处理方法，其特征在于所述大规4莫可编辑逻辑阵列芯片采用FPGA控制系统，此FPGA控制系统包括DVI模块、SDRAM模块、打包模块以及网络模块。
5、 根据权利要求4所述的LED显示屏的数据处理方法，其特征在于所述FPGA控制系统将DVI模块接收到的相邻两块数据进行合并，使得数据速率降低一半。
6、 根据权利要求5所述的LED显示屏的数据处理方法，其特征在于所述SDRAM模块将DVI模块输出的数据写入SDRAM并从SDRAM中读出LED显示屏所对应的需求lt据。
7、 根据权利要求6所述的LED显示屏的数据处理方法，其特征在于所述打包模块将从SDRAM中读出的数据按照自定义的协议进行打包处理并发送
8、 根据权利要求7所述的LED显示屏的数据处理方法，其特征在于所 述网络模块在发送数据之前先将数据通过FIFO进行转化。
9、 根据权利要求1所述的LED显示屏的数据处理方法，其特征在于在 步骤a中，采集卡将每个数据包拆分成四个部分。
全文摘要
本发明提供了一种LED显示屏的数据处理方法，所述LED显示屏包括采集卡和若干扫描控制卡，所述方法包括以下步骤步骤a，采集卡将数据拆分并分时发送至每个扫描控制卡；步骤b，扫描控制卡判断其收到的数据包是否是其需要的数据包，如果是，则接收数据，如果不是，则将数据转发给其他扫描控制卡，本发明提供的LED显示屏的数据处理方法通过将数据拆分并分时发送，使得扫描控制卡单位时间内的数据处理量减少，改善了LED显示屏的显示质量，节约了成本。
文档编号G09G3/32GK101465098SQ20081024194
公开日2009年6月24日 申请日期2008年12月31日 优先权日2008年12月31日
发明者玲 刘, 吴振志, 吴涵渠, 田 张 申请人:深圳市奥拓电子有限公司