专利名称：：用于单线级联数据通讯的编码和数据存储再生转发技术的制作方法
技术领域：
：本发明是应用于户外、室内的LED驱动集成电路的显示数据的单线高速数据传输协议及数据处理方法，具体是指用于单线级联数据通讯的编码和数据存储再生转发技术。
背景技术：
：目前在户外、室内的LED驱动集成电路的显示数据的单线高速数据传输的技术方法中，主要采用的是DMX-512协议(灯光行业数字化设备的信号控制协议，是一种国际协议)或相类似的传输方法，实现该技术采用的传输方案的驱动集成电路一般直接采用输入到输出直接驱动的方式进行级联传输。在实际应用中，由于集成电路芯片的工艺加工不一致性和应用环境的变化等因素，会造成在传输数据过程中有效的表征数据信息的脉冲宽度会逐级变窄或变宽，以至在级联较多时，脉冲宽度会消失或不足以表征所携带的信息，最终的结果是数据传输受级联个数和传输距离限制，使数据不能无限级联，但该技术的优点是实现简单。而在实际的LED显示的数据传输过程中，不但要求高速传输，同样要求数据传输的更远。因此，本发明的技术方法能够实现该高速、远距离的数据传输要求。
发明内容本发明目的是提供一种解决在LED驱动集成电路的显示数据的单线高速数据传输过程中的数据能无限级联、与无限远传输的用于单线级联数据通讯的编码和数据存储再生转发技术。为实现上述目的，本发明的技术解决方案是—种用于单线级联数据通讯的编码和数据存储再生转发技术，在单线的数据通讯过程中，芯片接收数据后先进行本地解码，利用芯片本地时钟资源重建并转发输入的数据，转发的数据波形是输入的数据波形进行本地解码并重建后再进行转发，为本地再生性的数据波形重建，配合特殊的编码方式，快速生成"1"和"0"数据，使数据信息在本地的延迟时间最短条件下数据完全恢复并传输到下一级，本地解码后的数据同时进行本地数据转换，转换采用快速识别的方法进行译码。输入数据在本地芯片进行短暂时间的存储延迟，在该延迟时间内对输入的数据进行判断，并用本地时钟资源重建，转发到下一级。传输方法采用单线通讯方式，采用所述数据编码协议方式及"1"和"0"及复位码数据格式发送信号。所述的芯片包括有传输模块、协议转换模、控制模块、本地时钟。所述的本地时钟包括高速时钟和低速时钟。数据传输协议以24bit数据为一组数据指令单位结构，按照3个byte顺序发送数据，每个byte表达一路数据信息用于LED的显示，3个byte数据刚好表达3路RGB的信息。电路设计成集成电路，其外部特征为具备一个数据输入口，一个数据输出口，一个高速和低速数据设置端和3个LED驱动端口，并采用S0P8或DIP8封装。采用上述方案后，本发明采用在单线的数据通讯过程中，芯片接收数据后先进行本地解码，利用芯片本地时钟资源重建转发输入的数据，转发的数据波形是输入的数据波形进行本地解码后再进行再生性的转发，配合特殊的编码方式，快速生成"1"和"0"数据，使数据在本地的延迟时间最短条件下数据完全恢复并传输到下一级，本地解码后的数据同时进行转换，转换采用快速识别的方法进行译码，因此本发明能实现高速、远距离的数据传输要求；且在LED驱动集成电路的显示数据的单线高速数据传输过程中的数据能无限级联、与无限远传输。下面结合附图和实施方式对本发明作进一步的详细说明图1为本发明的基本原理图；图2为本发明双相位结合高电平宽度编码原理图；图3为本发明实施例级联示意图；图4为图3的实现原理示意图；图5-8为本发明实现方式电路图。图号说明l芯片ll传输模块12协议转换模13控制模块14本地时钟具体实施例方式本发明用于单线级联数据通讯的编码和数据存储再生转发技术，基本原理是在单线的数据通讯过程中，芯片l接收数据后先进行本地解码，利用芯片本地时钟资源(包括本地振荡器时钟资源、延时资源)重建转发输入的数据，转发的数据波形是输入的数据波形进行本地解码后再进行再生性的转发，配合特殊的编码方式，快速生成"l"和"o"数据，使数据在本地的延迟时间最短条件下数据完全恢复并传输到下一级，本地解码后的数据同时进行转换，转换采用快速识别的方法进行译码，所述的芯片1包括有传输模块11、协议转换模12、控制模块13、本地时钟14(包括高速时钟和低速时钟)，如图1所示。其中传输模块11实现本地数据的截取，并转发后级的数据；协议转换模块12将本地的24bit数据进行本地转换成本地显示数据；控制模块13将协议转换模块12转换完成的数据进一步转换成P丽数据送到LED驱动端口，进行数据显示；本地时钟14主要为本地芯片工作提供高速模式和低速模式的时钟资源，同时提供给传输模块11、协议转换模块12、控制模块13使用。本发明通讯协议如图2所示前向传输编码(FTM):采用双相位结合高电平宽度编码的方式进行编码，分为"O"码，"1"码和复位码(RESET)。时序波形说明<table>tableseeoriginaldocumentpage5</column></row><table>每个数据指令包括24bit，24bit的数据结构为<table>tableseeoriginaldocumentpage5</column></row><table>高位先发，按照3个byte顺序发送数据，每个byte表达一路数据信息用于LED的显示，3个byte数据刚好表达3路RGB的信息。传输方法采用单线通讯方式，采用归零码的方式发送信号。芯片在上电复位以后，接受芯片输入端(DIN)打来的数据，接受够24bit后，芯片存储该24bit数据，此时芯片将不接受新的数据，同时输出端口(DOUT)开始转发数据，供下一个芯片提供输入数据。在转发之前接收数据过程中，DOUT端口一直拉低。如果DIN端输入信号为RESET信号，芯片直接转发RESET信号，并将本次存储的24bit数据的刷新到显示端口的P丽控制器中，显示端口开始根据该P丽控制数据送新的P丽信号。芯片在该RESET信号结束后，可重新接受新的数据，在接受完开始的24bit数据后，再次通过D0UT口转发数据，并重复上述过程。芯片l采用自动整形存储转发技术，使得该芯片的级联个数不受信号传送的限制，仅仅受限于转发延迟时间的要求。如，设计一个1024级联，它的转发延迟时间假设为0.4us，1024X0.4=0.4096ms，该时间是非常短暂的，对于人眼是不可察觉的，可见在人眼不可察觉的范围内，该芯片可级联多达10000片以上，如图3所示。本发明实现原理如图4所示DIN:芯片的输入脚；DOUT:芯片的输出脚；ENH:芯片振荡器使能信号，高电平使能；CP:芯片内部振荡器输出信号，(图示中虚线部分为接、发0码状况，实线部分为接、发1码状况)。当DIN的上升沿到来时Tl时刻，ENH跳高，芯片内部振荡器开始工作。在CP的第一个下降沿T2时刻，DOUT跳高。在CP的第2个下降沿T3时刻，判断DI的信号，如果DI信号为0，那么本次输入的是0码，同时DOUT跳低，如果DI信号为l，那么本次输入的是1码，DOUT继续维持高电平。在CP的第3个下降沿T4时刻，ENH跳低，芯片内部振荡器停止工作，DOUT跳低(无论0码1码)，完成一次接收转发工作。因此DOUT的输出是直接本地生成，与输入数据的波形沿的状况无关。DOUT生成的数据直接传到下一级芯片。本发明实现方法如图5-8所示图5为控制状态机部分电路图，I359、I360是状态寄存器，PRSTH是上电复位信号，当DIN—跳高，振荡器使能，状态机开始工作。该状态机是个同步状态机，在时钟的下降沿跳转。初始状态为00，在第1个时钟到来时(T2)时刻，状态机跳入下一个状态01，在01状态下，在第2个时钟到来时(T3)时刻，如果DI为1进入状态ll，否则进入状态10，在第3个时钟到(T4)来时，无论是10还是11状态都跳转回到00状态，同时振荡器停止使能。电路实现部分配合图5-8所示在DI上升沿到来时，电路1364(延时)、1369、1365产生一个高电平脉冲，置位RS触发器(1370与1371构成)，ENH输出为高电平，使能振荡器。在状态机从10或11状态跳转回00状态时，也就是状态机高位寄存器MQ〈1>从1调为0，电路1379(延时)、1381、1380产生一个高电平脉冲，清零RS触发器(1370与1371构成)，ENH输出为低电平，振荡器停止工作。CHIPENDH是芯片收满24bit数据时，产生结束信号(高电平为结束)。芯片开始转发数据，使用1351、1355电路，在CHIPENDH为高电平时，MQ〈0〉信号传到DOUT端口，MQ〈0〉信号就是芯片再生的信号。以上实施例仅供说明本发明之用，而非对发明的限制，有关
技术领域：
的技术人员，在不脱离本发明的精神和范围的情况下，还可以作出各种变换或变化。因此，所有等同的技术方案也应该属于本发明的范畴，应由各权利要求限定。权利要求一种用于单线级联数据通讯的编码和数据存储再生转发技术，其特征在于在单线的数据通讯过程中，芯片接收数据后先进行本地解码，利用芯片本地时钟资源重建并转发输入的数据，转发的数据波形是输入的数据波形进行本地解码并重建后再进行转发，为本地再生性的数据波形重建，配合特殊的编码方式，快速生成“1”和“0”数据，使数据信息在本地的延迟时间最短条件下数据完全恢复并传输到下一级，本地解码后的数据同时进行本地数据转换，转换采用快速识别的方法进行译码。2.如权利要求1所述用于单线级联数据通讯的编码和数据存储再生转发技术，其特征在于输入数据在本地芯片进行短暂时间的存储延迟，在该延迟时间内对输入的数据进行判断，并用本地时钟资源重建，转发到下一级。3.如权利要求1所述用于单线级联数据通讯的编码和数据存储再生转发技术，其特征在于传输方法采用单线通讯方式，采用所述数据编码协议方式及"1"和"0"及复位码数据格式发送信号。4.如权利要求1所述用于单线级联数据通讯的编码和数据存储再生转发技术，其特征在于所述的芯片包括有传输模块、协议转换模、控制模块、本地时钟。5.如权利要求4所述用于单线级联数据通讯的编码和数据存储再生转发技术，其特征在于所述的本地时钟包括高速时钟和低速时钟。6.如权利要求1所述用于单线级联数据通讯的编码和数据存储再生转发技术，其特征在于数据传输协议以24bit数据为一组数据指令单位结构，按照3个byte顺序发送数据，每个byte表达一路数据信息用于LED的显示，3个byte数据刚好表达3路RGB的信息。7.如权利要求1所述用于单线级联数据通讯的编码和数据存储再生转发技术，其特征在于电路设计成集成电路，其外部特征为具备一个数据输入口，一个数据输出口，一个高速和低速数据设置端和3个LED驱动端口，并采用S0P8或DIP8封装。全文摘要本发明公开了一种用于单线级联数据通讯的编码和数据存储再生转发技术，在单线的数据通讯过程中，芯片接收数据后先进行本地解码，利用芯片本地时钟资源重建并转发输入的数据，转发的数据波形是输入的数据波形进行本地解码并重建后再进行转发，为本地再生性的数据波形重建，配合特殊的编码方式，快速生成“1”和“0”数据，使数据信息在本地的延迟时间最短条件下数据完全恢复并传输到下一级，本地解码后的数据同时进行本地数据转换，转换采用快速识别的方法进行译码。本发明能实现高速、远距离的数据传输要求；且在LED驱动集成电路的显示数据的单线高速数据传输过程中的数据能无限级联、与无限远传输。文档编号G09G3/14GK101707042SQ20091010892公开日2010年5月12日申请日期2009年7月20日优先权日2009年7月20日发明者冯根强,张伟,权进国,田道璟,门洪达申请人:深圳市天微电子有限公司