基于ldpc码的级联码的编码方法

文档序号:7510511阅读:697来源:国知局
专利名称:基于ldpc码的级联码的编码方法
技术领域
本发明涉及通信系统,尤其涉及一种基于LDPC码的级联码的编码方法。

背景技术
在BST提出的中国卫星数字多媒体广播(S-DMB)系统(SatelliteDigital Multimedia Broadcasting system standard draft,presented byBST.)中,利用卫星和地面中继站为固定和移动用户提供高质量的语音、多媒体及数字广播业务。无线广播信道中,当接收端接收到多个发射信号时,形成多径衰落,限制了S-DMB系统的性能。为了有效抵抗多径衰落和高斯白噪声的干扰,S-DMB系统引入码分复用技术来保证接收机能够稳定接收多径衰落信号。除此之外,接收机采用RAKE技术和多天线分集技术进一步提高多径衰落环境下的性能。
为进一步提高通信质量,S-DMB系统需引入纠错码技术。近年来,低密度奇偶校验码(LDPC)码以其卓越的纠错性能和高的吞吐率得到人们广泛的关注。同时,LDPC码的消息传递译码算法具有并行特性,利于硬件实现。
第二代卫星数字电视广播(DVB-S2)系统采用了的LDPC码(码长为64800/16200)和BCH码的级联编码技术,有效地降低了系统解调门限,距离香农极限只有0.7~1dB的距离。
虽然DVB-S2中使用的LDPC码能够为系统提供数个dB的编码增益,但是如此长的码也意味着译码器将占用较多的寄存器,并且引起较大的译码时延和功耗。
S-DMB系统既为固定接收用户服务,也为移动用户服务。对于移动接收机,译码器的大小、译码时延、功率消耗都是受限的。因此,为S-DMB系统设计的LDPC码,应具有较好的结构特性,并且码长应适中。


发明内容
因此,本发明提出了一种基于LDPC码的级联码的编码方法,包括步骤 进行RS编码,依次得到N个RS码字; 进行LDPC编码,将所述N个RS码字编码成一个LDPC码字。
利用根据本发明的编码方法,实现了RS码为外码、LDPC码为内码的级联编码方案,特别适用于S-DMB系统。根据本发明设计的LDPC码码长与RS码码长和系统速率匹配,且校验矩阵结构具有很强的结构特性,利于设计译码时延小、功耗低的LDPC码译码器。



图1示出了根据本发明的编码器方框图 图2示出了根据本发明的编码方法得到的LDPC码字结构 图3示出了根据本发明的编码方法得到的LDPC码的性能曲线
具体实施例方式 根据本发明的级联码外码采用RS码(或者缩短RS码,码长为nRS,这里统称为RS码),内码采用长度为nLDPC的LDPC码。其编码流程结构见图1,其中删余单元为可选单元。
S-DMB系统的数据帧长度为39168比特,级联码的长度为nC比特,此处nC需整除数据帧长度。本发明设计的LDPC码长度为nLDPC,以NRS个RS码为信息比特,校验比特个数为mLDPC=(N-NRS)×nRS,其中nLDPC=nRS×N,N>NRS为整数,nLDPC≥nC。
本发明中LDPC码是基于循环矩阵(行变换之后可得到循环矩阵)和两状态卷积码构造的。其中,循环矩阵降低译码器复杂度,两状态卷积码简化编码复杂度。
本发明中,LDPC码校验矩阵的构造步骤为 1.LDPC码校验矩阵按列分块。具体的方法是从校验矩阵的第一列开始将连续的nRS列化为一组,共为N组。校验矩阵可以表示为式(1),其中Hi是mLDPC×nRS的矩阵。
HLDPC=[H0 H1 … HN-1] (1) 2.令Hi,0≤i≤N-1中所有列的列重相同,此LDPC码的变量节点的度序列分布的取值(这里指度为dv的列占码长的比率)为1/N的整数倍。设所对应的变量节点的度为2(HN-1的最后一列的度数为1,这里其对度序列分布的影响不计),在此基础之上,利用密度进化理论的高斯逼近原理来优化码的度序列。这里校验节点度序列尽可能的相同。
3.按照优化的度序列确定所对应的变量节点的度数。用hr,si表示Hi中第r行第s列元素(0≤r≤mLDPC-1,0≤s≤nRS-1),di为Hi所对应变量节点的度数,按照以下叙述的步骤构造Hi,0≤i≤NRS-1 a.初始化对0≤r≤mLDPC-1,0≤s≤nRS-1, b.产生di个随机数且满足0≤ri≤mLDPC-1和若i≠i′有ri≠ri′的条件。令 c.其中r′i=(ri+sq)modmLDPC,q=N-NRS,1≤s≤nRS-1。
4.构造。令H′是mLDPC×mLDPC矩阵,具有式(2)形式。用h′r,s表示H′中的第r行第s列元素,0≤r,s≤mLDPC-1,除最后一列外,有h′s,s=1和h′s,s+1=1。

5.检查校验矩阵HLDPC对应的Tanner图是否包含长度为4的环,如果存在长度为4的环,则返回步骤3,否则结束LDPC校验矩阵的构造。
注在选择ri时,应使HLDPC中的行重尽可能的相等,即行重的取值为dc和dc-1。
完成LDPC码校验矩阵构造之后,根据HLDPC的结构特性,建立用来LDPC码编码的参数表T。T中的元素ti,j(0≤i≤NRS-1,0≤j≤di-1)表示第Hi中第一个变量节点参与HLDPC中第ti,j个校验方程的运算。
根据本发明,LDPC码编码器将NRS个RS码,编码成一个长度为nLDPC的LDPC码码字,码字的传输从第一个信息位i0开始,结束于第mLDPC个校验位

可以利用下文产生的参数表T来编码。LDPC码的编码过程可以用简单比特累加(模2和)完成,其具体步骤是 初始化 对于第0个信息比特i0,与其累加的校验比特的地址在表T的第0行,记为有 … 对于接下来的nRS-1个信息比特,im,m=1,2,…,nRS-1,与其累加的校验比特的地址由公式{t0,j+(m mod nRS)×q}mod mLDPC计算,对于第1个信息比特i1,进行如下操作 … 对于信息比特i2,有 … 对于信息比特进行相似的操作。
对于第nRS个信息位

与其累加的校验比特的地址在表T的第1行,记为有 … 对于接下来的nRS-1个信息比特,im,m=nRS+1,nRS+2,…2nRS-1,与其累加的校验比特的地址由公式{t1,j+(m mod nRS)×q}mod mLDPC计算,对于第nRS+1个信息比特

进行如下操作 … 对于信息比特

有 … 对于信息比特进行相似的操作。
相似的,对于每一组nRS个信息位,表T中都有相应的行与之对应,用于求解校验节点计算的地址。
当所有的信息比特都进行了累加运算之后,可以用以下步骤得到最终的校验比特 从=1开始,串行执行下列运算 i=1,2,…,mLDPC-1 pi,i=1,2,…,mLDPC-1中最后的内容等于校验节点pi的值。
下面采用RS(204,188)码和四种码率的LDPC码级联码作为S-DMB系统的纠错码为例来描述本发明。其中各码率码长相同,为9792比特。4个LDPC码码字组成S-DMB的一个数据帧。
LDPC码码率分别为1/3,1/2,2/3,5/6,不同码率的LDPC码将2~5个RS码作为信息位进行编码,其参数具体见表1。
表1LDPC码编码参数 本发明中,LDPC码编码器将NRS个缩短RS码(204×8×NRS bits)编码成一个长度为nLDPC的LDPC码码字,mLDPC=nLDPC-kLDPC。码字的传输从第一个信息位i0开始,结束于第mLDPC个校验位
对于码率为1/3的LDPC码,LDPC编码器将2个缩短RS码(3264比特)编码成一个长度为9792的系统码码字,校验位长度是6528比特。
对于码率为1/2的LDPC码,LDPC编码器将3个缩短RS码(4896比特)编码成一个长度为9792的系统码码字,校验位长度是4896比特。
对于码率为2/3的LDPC码,LDPC编码器将4个缩短RS码(6528比特)编码成一个长度为9792的系统码码字,校验位长度是3264比特。
对于码率为5/6的LDPC码,LDPC编码器将5个缩短RS码(8160比特)编码成一个长度为9792的系统码码字,校验位长度是1632比特。
利用根据本发明方法得到的LDPC码的结构如图2所示。其中,A表示码率为1/3的LDPC码,B表示码率为1/2的LDPC码,C表示码率为2/3的LDPC码,以及D表示码率为5/6的LDPC码。
根据本发明的RS(204,188)码由RS(255,239)缩短而成。(RS码码长为204字节,包含188个字节信息位,可以纠正8个随机错误)。RS(255,239)码定义为 码生成多项式 g(x)=(x+1)(x+λ)(x+λ2)…(x+λ15), 其中,λ=02HEX。
域生成多项式 P(x)=x8+x4+x3+x2+1。
缩短RS编码可以这样实现在信息帧送入RS(255,239)编码器时,在信息帧前面加51个0字节,经过编码之后再将加的0字节删掉,得到N=204的缩短RS码。
表2~5给出了按照4.2节中所述的方法,给出了不同码率LDPC码的参数表。
表2码率为1/3的LDPC码参数 表3码率为1/2的LDPC码参数 表4码率为2/3的LDPC码参数 表5码率为5/6的LDPC码参数 表中,第i行第j列元素ti,j定义了第204×i个信息位参与了第ti,j个校验运算。204×i+l(l=1,2,…203)个信息位参与了(ti,j+lq)mod mLDPC个校验位的运算,q是如表6所示的参数。
表6q值 初始化 对于第0个信息比特i0,与其累加的校验比特的地址(校验节点索引号)如表2~5的第一行所示。对于码率为1/2的LDPC码,有(见表2) 对于接下来的203个信息比特,im,m=1,2,…,203,与其累加的校验比特的地址由公式{x+(m mod204)×q}mod mLDPC计算,其中x定义成与第0个信息比特i0累加的校验比特地址。q(q=mLDPC/204)是如表1所示的依赖于码率的参数。对于码率1/2的LDPC码,q=24,于是对于第1个信息比特i1,进行如下操作 对于信息比特i2,有 对于信息比特i3,i4,…,i203,进行相似的操作。
对于第204个信息位i204,与其累加的校验比特的地址如表3中的第2行所示。
相似的,接下来的203个信息比特,im,m=205,206,…,407,与其累加的校验比特的地址由公式{x+(m mod204)×q}mod mLDPC计算,其中x定义成与第0个信息比特i204累加的校验比特地址,对应于表3中的第二行。
对于信息位i206,有 对于信息比特i207,i208,…,i407进行相似的操作。
相似的,对于每一组204个信息位,表3中都有相应的行与之对应,用于求解校验节点计算的地址。
当所有的信息比特都进行了累加运算之后,可以用以下步骤得到最终的校验比特 从i=1开始,串行执行下列运算 i=1,2,…,mLDPC-1 pi,i=1,2,…,mLDPC-1中最后的内容等于校验节点pi的值。
图3给出了上述实例中LDPC码的性能曲线。为了比较,图中也给出了System E中使用的K=7、长度为39168、码率为1/2卷积码的性能曲线。仿真信道为二元输入加性高斯白噪声(AWGN)信道。
仿真结果表明,码长为9792的LDPC码在1.2dB(Eb/N0)时误码率可达到10-5(BER),与System E中使用的K=7、长度为39168、码率为1/2的卷积码相比,有大约3dB的编码增益。并且,其他码率的LDPC码的性能都优于System E中使用的K=7、长度为39168、码率为1/2的卷积码的性能。所以,在不增加系统带宽的情况下,采用LDPC码给系统带来了3dB左右的编码增益。
权利要求
1. 一种基于LDPC码的级联码的编码方法,包括步骤
进行RS编码,依次得到N个RS码字;
进行LDPC编码,将所述N个RS码字编码成一个LDPC码字。
2. 根据权利要求1所述的编码方法,其特征在于,所述LDPC编码步骤包括步骤计算LDPC码的校验位。
3. 根据权利要求2所述的编码方法,其特征在于,在所述计算校验位的步骤中,按列分块构造LDPC码的校验矩阵。
4. 根据权利要求1所述的编码方法,其特征在于,在所述LDPC编码步骤中,LDPC码的度序列分布的取值是1/N的整数倍。
5. 根据权利要求3所述的编码方法,其特征在于,在所述LDPC编码步骤中,LDPC码中度为2的变量节点的个数不小于mLDPC,其中mLDPC是所述校验矩阵的行数。
6. 根据权利要求3所述的编码方法,其特征在于,使用密度进化的高斯逼近原理来设计LDPC码的度序列,其中校验节点的度数尽可能的相等。
7. 根据权利要求1所述的编码方法,其特征在于,利用预设的查找表来实现LDPC码校验矩阵,并利用该查找表计算校验位。
8. 根据权利要求1所述的编码方法,其特征在于,还包括删余操作,用于系统速率匹配。
全文摘要
一种基于LDPC码的级联码的编码方法,包括步骤进行RS编码,依次得到N个RS码字;进行LDPC编码,将所述N个RS码字编码成一个LDPC码字。利用根据本发明的编码方法,实现了RS码为外码、LDPC码为内码的级联编码方案,特别适用于S-DMB系统。根据本发明设计的LDPC码码长与RS码码长和系统速率匹配,且校验矩阵结构具有很强的结构特性,利于设计译码时延小、功耗低的LDPC码译码器。
文档编号H03M13/11GK101277118SQ20071007946
公开日2008年10月1日 申请日期2007年3月28日 优先权日2007年3月28日
发明者单 王, 朴范镇, 魏立军 申请人:北京三星通信技术研究有限公司, 三星电子株式会社
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1