一种内置有驱动芯片的数码管的制作方法
【专利摘要】本实用新型公开提供了一种内置有驱动芯片的数码管。该数码管包括：多个发光二极、驱动芯片和PCB板。其中，驱动芯片的晶圆及晶圆外围电路与多个发光二极管的引脚通过PCB板相连。本实用新型实现了数码管和驱动芯片的一体化设计，从而简化了数码管应用电路的设计、降低设计和加工成本。
【专利说明】—种内置有驱动芯片的数码管
【技术领域】
[0001]本实用新型涉及半导体领域，更具体的说是涉及一种内置有驱动芯片的数码管。
【背景技术】
[0002]数码管是一种由制作有发光二极管电气连接线路的PCB板(Printed CircuitBoard,印制电路板)和多个发光二极管封装在一起组成的半导体发光器件。
[0003]在数码管的应用过程中，需要根据数码管的类型搭配适合的数码管的驱动芯片，进而实现数码管驱动芯片对数码管的控制。由于目前市场上数码管和数码管驱动芯片为独立的产品，因而增加了数码管在使用过程中的操作工序。
实用新型内容
[0004]有鉴于此，本实用新型提供一种内置有驱动芯片的数码管，以简化数码管在在使用过程中的操作工序。
[0005]为实现上述目的，本实用新型提供如下技术方案:
[0006]一种内置驱动芯片的数码管，包括:多个发光二极管、驱动芯片和PCB板；
[0007]其中，所述驱动芯片的晶圆及晶圆外围电路与所述多个发光二极管的引脚通过所述PCB板相连。
[0008]优选的，所述驱动芯片的晶圆及晶圆外围电路与所述多个发光二极通过COB技术连接到所述PCB板上。
[0009]优选的，所述数码管为共阴极数码管；
[0010]所述共阴极数码管包括8个发光二极管；
[0011]所述8个发光二极管的阴极相连，作为所述共阴极数码管的共阴极；
[0012]所述8个发光二极管的阳极作为所述共阴极数码管的8个输入管脚；
[0013]所述共阴极数码管的8个输入管脚与所述驱动芯片的输出管脚相连，所述共阴极数码管的共阴极与所述驱动芯片的位输出管脚相连。
[0014]优选的，所述数码管为共阳极数码管；
[0015]所述共阳极数码管包括8个发光二极管；
[0016]所述8个发光二极管的阳极相连，作为所述共阳极数码管的共阳极；
[0017]所述8个发光二极管的阴极作为所述共阳极数码管的8个输入管脚；
[0018]所述共阳极数码管的8个输入管脚与所述驱动芯片的输出管脚相连，所述共阳极数码管的共阳极与所述驱动芯片的为输出管脚相连。
[0019]优选的，所述共阴极数码管为4位；
[0020]其中，4位共阴极数码管中相同位置的8个发光二极管的阳极并联。
[0021]优选的，所述共阳极数码管为4位；
[0022]其中4位共阳极数码管的中相同位置的8个发光二极管的阴极并联。
[0023]优选的，所述数码管包括:2位共阴极数码管和2为共阳极数码管。
[0024]优选的，所述驱动芯片的型号为EXC2618N、FD650、ET6226、SM1628或SM1642。
[0025]经由上述的技术方案可知，与现有技术相比，本实用新型公开提供了一种内置有驱动芯片的数码管。该数码管包括:多个发光二极、驱动芯片和PCB板。其中，驱动芯片的晶圆及晶圆外围电路与多个发光二极管的引脚通过PCB板相连。本实用新型实现了数码管和驱动芯片的一体化设计，从而简化了数码管应用电路的设计、降低设计和加工成本。
【专利附图】
【附图说明】
[0026]为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
[0027]图1示出了本实用新型一种内置有驱动芯片的数码管中发光二极管的分布图；
[0028]图2示出了本实用新型一种内置有驱动芯片的数码管中4位共阴极数码管的电路连接图；
[0029]图3示出了本实用新型一种内置有驱动芯片的数码管中4位共阳极数码管的电路连接图；
[0030]图4示出了本实用新型一种内置有驱动芯片的数码管中4位共阴极数码管与驱动芯片的电路连接图。
【具体实施方式】
[0031]下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
[0032]参见图1?图3，其中，图1示出了本实用新型一种内置有驱动芯片的数码管中发光二极管的分布图；图2示出了本实用新型一种内置有驱动芯片的数码管中4位共阴极数码管的电路连接图；图3示出了本实用新型一种内置有驱动芯片的数码管中4位共阳极数码管的电路连接图。
[0033]本实用新型提供了一种内置有驱动芯片的数码管，该数码管包括:数码管和驱动芯片。其中，数码管的输入管脚与驱动芯片的输出管脚相连接，数码管的共阴极或共阳极与驱动芯片的位输出管脚相连。
[0034]本实用新型实现了了数码管和驱动芯片的一体化设计，从而减少了数码管在在布线过程中的操作工序。
[0035]在电路连接中通常采用多位数码管，下面以4位数码管为例介绍本实用新型。
[0036]由图1?图3可知，每位数码管均包括8个发光二极管A、B、C、D、E、F、Dp。目前数码管分为共阴极数码管和共阳极数码管。其不同之处在于8个发光二极管的连接方式不同。当8个发光管的阴极相连时，该数码管为共阴极数码管，当8个发光管的阳极相连时，该数码管作为共阳极数码管。
[0037]当4位数码管均为共阴极数码管时，4位共阴极数码管的相同位置的发光二极管的阳极并联；当4位数码管均为共阳极数码管时，4位共阳极数码管的相同位置的发光二极管的阴极并联。
[0038]参见图4示出了本实用新型一种内置有驱动芯片的数码管中4位共阴极数码管与驱动芯片的电路连接图。
[0039]在本实施中，驱动芯片2型号采用EXC2618N。4位数码管I中的4个共阴极Cl、C2、C3、C4分别连接驱动芯片2的管脚27、26、24、23，上述4个管脚为驱动芯片的位输出管脚。数码管的8个输入管脚A、B、C、D、E、F、Dp分别连接驱动芯片2的管脚8、9、10、11、12、13、14、15，上述8个管脚为驱动芯片的驱动输出管脚。
[0040]需要说明的是，在本实施例中驱动芯片2采用晶圆裸片，并且采用COB技术与数码管进行连接。
[0041]可以理解的是，本实用新型并不限定数码管的类型、位数，以及驱动芯片的类型。任何类型的数码管的驱动芯片均在本实用新型的保护范围内。
[0042]本实用新型还公开了一种内置有驱动芯片的数码管的组件，包括:
[0043]以上实施例中所述的数码管，以及与所述数码管相连的PCB板。
[0044]最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、物品或者设备中还存在另外的相同要素。
[0045]本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
[0046]对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
【权利要求】
1.一种内置驱动芯片的数码管，其特征在于，包括:多个发光二极管、驱动芯片和PCB板； 其中，所述驱动芯片的晶圆及晶圆外围电路与所述多个发光二极管的引脚通过所述PCB板相连； 所述数码管为共阴极数码管或共阳极数码管； 其中，所述共阴极数码管包括8个发光二极管； 所述8个发光二极管的阴极相连，作为所述共阴极数码管的共阴极； 所述8个发光二极管的阳极作为所述共阴极数码管的8个输入管脚； 所述共阴极数码管的8个输入管脚与所述驱动芯片的输出管脚相连，所述共阴极数码管的共阴极与所述驱动芯片的位输出管脚相连所述共阳极数码管包括8个发光二极管； 所述8个发光二极管的阳极相连，作为所述共阳极数码管的共阳极； 所述8个发光二极管的阴极作为所述共阳极数码管的8个输入管； 所述共阳极数码管的8个输入管脚与所述驱动芯片的输出管脚相连，所述共阳极数码管的共阳极与所述驱动芯片的位输出管脚相连。
2.根据权利要求1所述的数码管，其特征在于，所述驱动芯片的晶圆及晶圆外围电路与所述多个发光二极通过COB技术连接到所述PCB板上。
3.根据权利要求1所述的数码管，其特征在于，所述共阴极数码管为4位； 其中，4位共阴极数码管中相同位置的8个发光二极管的阳极并联。
4.根据权利要求1所述的数码管，其特征在于，所述共阳极数码管为4位； 其中4位共阳极数码管的中相同位置的8个发光二极管的阴极并联。
5.根据权利要求1所述的数码管，其特征在于，所述数码管包括:2位共阴极数码管和2为共阳极数码管。
6.根据权利要求1所述的数码管，其特征在于，所述驱动芯片的型号为EXC2618N、FD650、ET6226、SM1628 或 SM1642。
【文档编号】G09G3/14GK204204375SQ201420291885
【公开日】2015年3月11日 申请日期:2014年6月3日 优先权日:2014年6月3日
【发明者】彭广宇 申请人:珠海迈科智能科技股份有限公司