半导体器件、半导体器件的制作方法及lcd驱动芯片的制作方法
【技术领域】
[0001]本申请涉及半导体集成电路的技术领域，具体而言，涉及一种半导体器件、半导体器件的制作方法及LCD驱动芯片。
【背景技术】
[0002]在现有的半导体器件中，通常在衬底中形成导电类型与衬底相同的阱结构，以在该阱结构中设置晶体管。为了将该阱结构与衬底隔离开，防止阱结构中的载流子向衬底迁移扩散，需要在衬底中形成围绕该阱结构设置且导电类型与阱结构不同的深阱。例如，LCD驱动芯片包括低压器件(耐6?32V的电压)、中压器件(耐6V以下的电压)和高压器件(耐32V以上的电压)，其中高压器件的阱结构中的载流子具有更高的迁移率，使得阱结构中的载流子更容易向衬底迁移扩散，因此在高压器件中需要形成环绕该阱结构设置的深阱。
[0003]图1示出了现有半导体器件的剖面结构示意图。如图1所示，该半导体器件包括P型衬底10'、深N阱(DDNW)20'和P阱(PW)30'。其中，深N阱20'设置于P型衬底10'中，P阱30'设置于深N阱20'中以使P阱30'与P型衬底10'隔离开。同时，该半导体器件还包括设置于P阱30'中的NM0S管40'，设置于深N阱20'中的PM0S管50'，以及设置于NM0S管40'和PM0S管50'间的沟槽隔离结构60'。
[0004]上述半导体器件中，深N阱20'是通过离子注入以及高温热扩散处理形成，所形成的深N阱20'通常具有较大的高度和宽度。因此，在衬底10'上集成深N阱20'时，深N阱20'会降低半导体器件的集成度，从而限制了半导体器件的工艺和性能的进一步提高。目前，针对上述问题还没有有效的解决办法。
【发明内容】
[0005]本申请旨在提供一种半导体器件、半导体器件的制作方法及LCD驱动芯片，以优化半导体器件的结构，并提高半导体器件的集成度。
[0006]为了实现上述目的，本申请提供了一种半导体器件，该半导体器件包括:衬底；夕卜延层，设置于衬底的表面上，外延层的导电类型与衬底的导电类型不同；第一阱结构，设置于外延层中，且下表面与衬底的上表面相接触，第一阱结构的导电类型与衬底的导电类型不同；第二阱结构，围绕第一阱结构设置，且下表面与衬底的上表面相接触，第二阱结构的导电类型与第一阱结构的导电类型不同。
[0007]进一步地，上述半导体器件中，位于第一阱结构的一侧的第二阱结构的宽度为述第一阱结构的宽度的1/4?1。
[0008]进一步地，上述半导体器件中，外延层的高度为衬底的高度的1/2?2。
[0009]进一步地，上述半导体器件中，衬底和第二阱结构的导电类型为N型，外延层和第一阱结构的导电类型为P型；或者衬底和第二阱结构的导电类型为P型，外延层和第一阱结构的导电类型为N型。
[0010]进一步地，上述半导体器件还包括:设置于第一阱结构中的第一晶体管。
[0011]进一步地，上述半导体器件进一步包括:第二晶体管，设置于第一阱结构的一侧或两侧的第二阱结构中；以及沟槽隔离结构，设置于第一晶体管和第二晶体管之间。
[0012]本申请还提供了一种半导体器件的制作方法，该制作方法包括:提供衬底；在衬底的表面上形成导电类型与衬底的导电类型不同的外延层；在外延层中形成下表面与衬底的上表面相接触且导电类型与衬底的导电类型不同的第一阱结构，并形成围绕第一阱结构设置，下表面与衬底的上表面相接触且导电类型与第一阱结构的导电类型不同的第二阱结构。
[0013]进一步地，上述制作方法中，形成第一阱结构和第二阱结构的步骤包括:沿欲形成第一阱结构的位置对外延层进行离子注入，形成第一阱预备结构；对位于第一阱预备结构的两侧的外延层进行离子注入，形成第二阱预备结构；对第一阱预备结构和第二阱预备结构进行热扩散处理，形成第一阱结构和第二阱结构。
[0014]进一步地，上述制作方法中，形成第一阱结构和第二阱结构的步骤包括:沿欲形成第二阱结构的位置对外延层进行离子注入，形成第二阱预备结构；对相邻第二阱预备结构之间的外延层进行离子注入，形成第一阱预备结构；对第一阱预备结构和第二阱预备结构进行热扩散处理，形成第一阱结构和第二阱结构。
[0015]进一步地，上述制作方法中，形成第一阱预备结构以及第二阱预备结构的步骤中，形成高度为第一阱结构的高度的9/10?19/20的第一阱预备结构；形成高度为第二阱结构的高度的9/10?19/20的第二阱预备结构。
[0016]进一步地，上述制作方法中，热扩散处理的步骤中，处理温度为1150?1400°C，处理时间为20?120s。
[0017]进一步地，上述制作方法还包括:在第一阱结构中形成第一晶体管。
[0018]进一步地，上述制作方法进一步包括:在第一阱结构的一侧或两侧的第二阱结构中形成第二晶体管；以及在第一晶体管和第二晶体管之间形成沟槽隔离结构。
[0019]本申请还提供了一种IXD驱动芯片，包括高压器件、中压器件和低压器件，其中高压器件为本申请提供的半导体器件。
[0020]应用本申请的技术方案，通过在衬底的表面上设置导电类型与衬底的导电类型不同的外延层，并在外延层中设置下表面与衬底的上表面相接触且导电类型与衬底的导电类型不同的第一阱结构，以及围绕第一阱结构设置下表面与衬底的上表面相接触且导电类型与第一阱结构的导电类型不同的第二阱结构，使得第一阱结构与衬底之间以及第一阱结构与第二阱结构之间形成PN结以将第一阱结构与周围的衬底和外延层隔离开，从而避免在第一阱结构的周围形成与第二阱结构相比高度和宽度更大的深阱，进而优化了半导体器件的结构，并提高了半导体器件的集成度。
【附图说明】
[0021]构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中:
[0022]图1示出了现有半导体器件的剖面结构示意图；
[0023]图2示出了本申请实施方式所提供的半导体器件的剖面结构示意图；
[0024]图3示出了本申请实施方式所提供的半导体器件的制作方法的流程示意图；
[0025]图4示出了本申请实施方式所提供的半导体器件的制作方法中，提供衬底后形成的剖面结构示意图；
[0026]图5示出了在图4所示的衬底的表面上形成导电类型与衬底的导电类型不同的外延层后的基体的剖面结构示意图；
[0027]图6示出了在图5所示的外延层中形成下表面与衬底的上表面相接触且导电类型与衬底的导电类型不同的第一阱结构，并形成围绕第一阱结构设置，下表面与衬底的上表面相接触且导电类型与第一阱结构的导电类型不同的第二阱结构后的基体的剖面结构示意图；
[0028]图7示出了在图6所示的第一阱结构中形成第一晶体管后的基体的剖面结构示意图；以及
[0029]图8示出了在图7所示的第一阱结构的一侧的第二阱结构中形成第二晶体管，并在第一晶体管和第二晶体管之间形成沟槽隔离结构后的基体的剖面结构示意图。
【具体实施方式】
[0030]需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
[0031]需要注意的是，这里所使用的术语仅是为了描述【具体实施方式】，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用属于“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
[0032]为了便于描述，在这里可以使用空间相对术语，如“在……之上”、“在……上方”、“在……上表面”、“上面的”等，用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是，空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如，如果附图中的器件被倒置，则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而，示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位(旋转90度或处于其他方位)，并且对这里所使用的空间相对描述作出相应解释。
[0033]正如【背景技术】中所介绍的，在衬底上集成深N阱等半导体器件时，深N阱会降低半导体器件的集成度，从而限制半导体器件的工艺和性能的进一步提高。本申请的发明人针对上述问题进行研究，提出了一种半导体器件。如图2所示，该半导体器件包括衬底10、