带有保护屏蔽氧化物的分裂栅沟槽功率mosfet的制作方法
【技术领域】
[0001 ]本发明的各个方面主要是关于半导体功率器件，更确切地说，是关于分裂栅晶体管器件及其制备方法。
【背景技术】
[0002]功率金属氧化物半导体场效应晶体管(MOSFET)因其低栅极驱动功率、快速切换速度以及出色的并联性能等特性，常被用于功率器件。大多数的功率MOSFET都具有垂直结构的特点，源极和漏极区在栅极沟槽的对边上，栅极沟槽用多晶硅填充，作为栅极电极。在这种结构中，M0S通道沿沟槽的垂直侧壁形成。
[0003]分裂栅沟槽结构因其良好的高频性能和低导通状态电阻，近年来已超越传统的沟槽MOSFET，在特定应用中受到普遍欢迎。分裂栅沟槽功率MOSFET包括在栅极沟槽中的两个电极。第一电极作为栅极电极，控制MOSFET的通道形成，第二电极作为屏蔽电极，降低漏极电极和栅极电极之间的电容Cgd。分裂栅沟槽MOSFET现有的制备技术通常复杂且昂贵，处理时通常需要8个或8个以上的掩膜。
[0004]正是在这样的背景下，提出了本发明的实施例。
【发明内容】
[0005]因此，本发明的一个方面在于提出一种新型改良的带有多晶硅保护的屏蔽氧化物的功率MOSFET。
[0006]简单地说，本发明的各个方面包括具有多个栅极沟槽的半导体器件，形成在有源晶胞区中的半导体衬底中，以及一个或多个沟槽，形成在有源晶胞区之外的区域中的半导体衬底中。每个栅极沟槽都有一个在栅极沟槽底部的第一导电材料，以及一个在栅极沟槽顶部的第二导电材料。栅极沟槽中第一导电材料与半导体衬底被第一绝缘层隔开。栅极沟槽中第二导电材料与半导体衬底被第二绝缘层隔开，与栅极沟槽中第一导电材料被第三绝缘层隔开。一个或多个其他沟槽都含有一部分第一导电材料，呈半U型，在其他沟槽底部，以及第二导电材料在其他沟槽顶部。一个或多个其他沟槽中的第一导电材料和第二导电材料，被第三绝缘层隔开。第一绝缘层比第三绝缘层更厚，第三绝缘层比第二绝缘层更厚。
[0007]在一些实施例中，半导体器件包括一个或多个拾起沟槽，形成在拾起区中的半导体衬底中。拾起沟槽包括至少一部分第一导电材料，第一绝缘层将一个或多个拾起沟槽中的一部分第一导电材料与半导体衬底隔开。
[0008]在一些实施例中，一个或多个其他沟槽都具有一部分第一绝缘层，沿底部和沟槽的至少一个侧壁内衬。
[0009]在一些实施例中，形成在有源晶胞区之外区域中半导体衬底中的一个或多个沟槽，包括在周边区域的周边沟槽，其中周边区域在有源晶胞区和器件的边缘之间。在一些实施例中，周边沟槽中的第二导电材料与半导体衬底被第二绝缘材料隔开。在一些实施例中，每个周边沟槽都有不对称的侧壁绝缘物，其中第一绝缘层在器件边缘附近的一侧，第二绝缘层在有源晶胞区附近的一侧。
[0010]在一些实施例中，形成在有源晶胞区之外区域中半导体衬底中的一个或多个其他沟槽，包括在拾起区中的过渡沟槽，其中过渡沟槽在多个栅极沟槽和拾起沟槽之间。在一些实施例中，在过渡沟槽底部的那部分第一导电材料呈U型。在一些实施例中，过渡沟槽中的那部分第三绝缘层呈U型。
[0011]本发明的另一个方面是关于一种半导体器件的制备方法。该方法包括:a)利用第一个掩膜，制备多个沟槽，多个沟槽包括位于有源晶胞区中的一个或多个栅极沟槽，以及一个或多个过渡沟槽，一个或多个位于拾起区的拾起沟槽;b)利用第二个掩膜，在多个沟槽中制备带有第一导电材料的第一导电区，其中栅极沟槽在其底部具有第一导电区，一个或多个过渡沟槽都有一个U-型第一导电区，一个或多个拾起沟槽都用第一导电材料填充;c)为多个沟槽中的至少一部分沟槽，制备一个中间电介质区，其中为一个或多个过渡沟槽制备的中间电介质区呈U型;d)在多个沟槽中的至少一部分沟槽中，制备一个带有第二导电材料的第二导电区；e)在有源晶胞区中制备一个或多个本体区；f)利用第三个掩膜，在有源晶胞区中制备源极区;g)利用第四个掩膜，在一个或多个过渡沟槽中，形成到第二导电区的第一电接触，在一个或多个拾起沟槽中，形成到第一导电区的第一电接触;h)利用第五个掩膜，在栅极沟槽中，形成到第二导电区的第二电接触;i)沉积一个金属层；以及j)利用第六个掩膜，制成由金属层构成的源极金属区和栅极金属区。
[0012]阅读实施例的以下详细说明并参照各种附图，本发明的这些特点和优势对于本领域的技术人员来说，无疑将显而易见。
【附图说明】
[0013]图1表示依据本发明的一个方面，一种分裂栅晶体管器件的俯视示意图。
[0014]图2表示沿图1所示的线1、II和III的剖面示意图。
[0015]图3A-3H表示依据本发明的一个方面，沿图1所示的线1、II和III的剖面示意图，用于说明分裂栅晶体管器件的制备过程。
【具体实施方式】
[0016]图1表示依据本发明的一个方面，一部分分裂栅晶体管器件的俯视图。图1所示的分裂栅晶体管器件100包括在有源晶胞区101中的多个阵列分布的分裂栅沟槽110，在周边区102的一个周边沟槽，以及在拾起区103的一个过渡阵列沟槽以及一个拾起沟槽。图2表示沿图1所示的线Ι、Π和III的剖面示意图。确切地说，在有源晶胞区101中，每个分裂栅沟槽110都有一个底部电极113(即屏蔽电极)以及一个顶部电极115(即栅极电极)。形成在沟槽底部的底部电极113，通过一个内衬绝缘材料112 (即内衬氧化物或屏蔽氧化物)，例如氧化物或氮化物，与半导体衬底电绝缘，内衬绝缘材料可以覆盖分裂栅沟槽110的侧壁，底部电极113就形成在分裂栅沟槽110中。顶部电极115形成在底部电极和衬底104表面之间的分裂栅沟槽的顶部。顶部电极115通过绝缘材料116(即栅极氧化物)，例如氧化物或氮化物，与半导体衬底104隔开，并通过中间多晶娃电介质层114，与底部电极113隔开。在一些实施例中，栅极氧化物116的厚度小于中间多晶硅电介质层114的厚度，中间多晶硅电介质层114的厚度小于内衬绝缘材料112的厚度。
[0017]周边沟槽120形成在周边区102中。周边沟槽在底部、器件边缘附近的侧壁和栅极沟槽110附近的底部侧壁上内衬氧化物112，沿栅极沟槽110附近的顶部侧壁，内衬栅极氧化物116。周边沟槽120中的栅极电极115位于靠近栅极沟槽110的顶角中，屏蔽电极113在栅极电极115下方呈半U型，半U型的中间电介质层114将栅极电极115和屏蔽电极113分开。
[0018]过渡沟槽130和拾起沟槽140形成在拾起区103中。过渡沟槽130沿沟槽的侧壁和底部，具有内衬绝缘物112，例如氧化物。过渡沟槽130中的栅极电极115位于沟槽的中上部，屏蔽电极113呈U型，栅极电极115嵌入在U型的开口中。U型的中间电介质层114将栅极电极115和屏蔽电极113分开。拾起沟槽140包括一个屏蔽电极113，内衬绝缘物112沿沟槽的侧壁和底部。
[0019]图3A-3H表示依据本发明的一个方面，沿图1所示的线1、II和III的剖面示意图，用于说明栅极晶体管器件的制备过程。采用一个N-型器件用于解释说明。要注意的是，使用导电类