沟槽栅超结mosfet器件的制作方法
【专利摘要】本实用新型提供一种沟槽栅超结MOSFET器件，包括多个元胞，所述元胞包括N+型衬底，N+型衬底上生长有N?型外延层；N+型衬底背面淀积漏极金属形成MOSFET器件的漏极，在元胞的N?型外延层两侧自顶部向下形成有P型柱深槽结构；在元胞的N?型外延层顶部中间形成有沟槽栅；在沟槽栅的侧面形成有侧壁栅氧结构，沟槽栅的底部形成有埋层栅氧结构；在元胞的N?型外延层顶部沟槽栅的侧壁栅氧结构与P型柱深槽结构之间形成有P型体区；且P型体区顶部形成有N+型源区；P型体区和P型柱深槽结构顶部形成有用于接触的P+型区；源极金属淀积在N?型外延层顶部，源极金属与沟槽栅之间有介质层隔离。本实用新型导通电阻小，栅漏电容制作时可调节。
【专利说明】
沟槽栅超结MOSFET器件
技术领域
[0001]本实用新型涉及一种半导体器件，尤其是一种高耐压的MOSFET器件。
【背景技术】
[0002]目前现有的普通VDMOS器件如图1所示，包括N+型衬底1、N_型外延层2(N_epi)、栅氧化层4、多晶硅栅极5(Poly 6&仏)、？型体区6(?130(^);普通￥0103器件想要提高耐压，需要更高电阻率、更厚的N-型外延层2，但这样会极大的增加MOS器件的导通电阻；
[0003]现有的平面栅超结MOS器件如图2所示，包括N+型衬底1、N_型外延层2(N_epi)、P型柱深槽结构3(P pillar trench)、栅氧化层4、多晶娃栅极5(Poly Gate)、P型体区6(Pbody);通过在器件内部引入深槽Trench结构，可以实现横向的P型柱/ N-型外延层耗尽，这样可以在很低电阻率的N-型外延层下，就实现很高耐压，并降低导通电阻;传统的平面栅超结M0SFET，因为存在P型体区6间的JFET区域，会增加导通电阻。并且由于沟道长度等限制，很难进一步缩小器件尺寸。
【发明内容】
[0004]针对现有技术中存在的不足，本实用新型提供一种沟槽栅超结MOSFET器件，采用沟槽栅结构，完全屏蔽了 JFET效应，并且沟槽栅的深度可以在制作时调节，从而改变沟道长度和结电容。本实用新型采用的技术方案是:
[0005]—种沟槽栅超结MOSFET器件，包括多个元胞，所述元胞包括N+型衬底，N+型衬底上生长有N-型外延层;N+型衬底背面淀积漏极金属形成MOSFET器件的漏极，
[0006]在元胞的N-型外延层两侧自顶部向下形成有P型柱深槽结构；
[0007]在元胞的N-型外延层顶部中间形成有沟槽栅，沟槽栅作为MOSFET器件的栅极；
[0008]在沟槽栅的侧面形成有侧壁栅氧结构，沟槽栅的底部形成有埋层栅氧结构；
[0009]在元胞的N-型外延层顶部沟槽栅的侧壁栅氧结构与P型柱深槽结构之间形成有P型体区；且P型体区顶部形成有N+型源区；P型体区和P型柱深槽结构顶部形成有用于接触的P+型接触区；
[0010]源极金属淀积在N-型外延层顶部，与P型柱深槽结构、P型体区和N+型源区连接，形成MOSFET器件的源极;源极金属与沟槽栅之间有介质层隔离。
[0011]进一步地，所述埋层栅氧结构的厚度大于侧壁栅氧结构的厚度。
[0012]进一步地，沟槽栅中填充有多晶硅。
[0013]本实用新型的优点:本实用新型沟槽栅内的栅氧结构是创新的，其中常规的侧壁栅氧就是用来进行栅极对沟道的控制，但是栅极沟槽底部引入埋层栅氧，它比侧壁栅氧要厚，从而调节栅漏电容，并优化器件的开关特性。具体具有下述优点:
[0014]1)P型柱深槽结构与N-型外延层间形成超结，可以降低导通电阻；
[0015]2)沟槽栅结构区别于传统的平面栅结构，也可以降低导通电阻；
[0016]3)沟槽栅内侧壁栅氧和埋层栅氧厚度不一致，可以调节栅漏电容。
【附图说明】
[0017]图1为现有VDMOS器件结构示意图。
[0018]图2为现有平面栅超结MOS器件结构示意图。
[0019]图3为本实用新型的P型柱深槽结构刻蚀示意图。
[0020]图4为本实用新型的P型柱深槽结构填充示意图。
[0021 ]图5为本实用新型的栅极沟槽刻蚀示意图。
[0022]图6为本实用新型的栅极沟槽内生长氧化层示意图。
[0023]图7为本实用新型的栅极沟槽氧化层刻蚀并形成埋层栅氧结构示意图。
[0024]图8为本实用新型的栅极沟槽侧壁生长氧化层形成侧壁栅氧结构示意图。
[0025]图9为本实用新型的栅极沟槽多晶硅淀积并形成沟槽栅结构示意图。
[0026]图10为本实用新型的N-型外延层顶部注入形成成P型体区和N+型源区示意图。
[0027]图11为本实用新型的生长介质层并刻蚀介质层形成接触孔示意图。
[0028]图12为本实用新型的淀积源极金属形成源极示意图。
【具体实施方式】
[0029]下面结合具体附图和实施例对本实用新型作进一步说明。
[0030]本实施例首先介绍沟槽栅超结MOSFET器件的制作方法，最后形成所需要的超结MOSFET器件结构。
[0031]沟槽栅超结MOSFET器件，内部包含许多个元胞，本实施例各图所画为一个元胞的结构。
[0032]步骤一，如图3所示，提供N+型衬底I，N+型衬底I上生长有N-型外延层2;在元胞的N-型外延层2两侧自顶部向下进行刻蚀形成深槽结构3';
[0033]步骤二，如图4所示，在深槽结构3'中外延生长P型杂质层，进行深槽结构3'的填充工艺，形成P型柱深槽结构3;该结构用于超结MOSFET的横向耐压；
[0034]步骤三，如图5所示，在元胞的N-型外延层2顶部中间进行栅极沟槽5'的刻蚀，根据需要的沟道长度和结电容，会对栅极沟槽5'深度进行控制；
[0035]步骤四，如图6所示，利用热氧生长或者淀积的方式，在栅极沟槽5'内部生长填充氧化层4;
[0036]步骤五，如图7所示，利用凹蚀(Etchback)工艺，将栅极沟槽5'内上部的氧化层刻蚀掉，只留下底部的氧化层，形成埋层栅氧结构42，并根据需要的结电容来调节埋层栅氧结构42的厚度；
[0037]步骤六，如图8所示，利用干氧生长工艺，在栅极沟槽5'侧壁形成较薄的侧壁栅氧结构41，从而实现栅极对沟道的控制；
[0038]步骤七，如图9所示，在栅极沟槽5'内进行多晶硅的淀积和刻蚀，形成沟槽栅5的结构；
[0039]步骤八，如图10所示，在元胞的N-型外延层2顶部沟槽栅的侧壁栅氧结构41与P型柱深槽结构3之间先进行P型杂质注入扩散形成P型体区6(Pbody)，然后进行N+型杂质的注入扩散形成N+型源区7;
[0040]步骤九，如图11所示，在N-型外延层2顶部生长介质层9，在介质层9中刻蚀形成接触孔91(接触孔即contact)，接触孔91对准P型柱深槽结构3、P型体区6和部分N+型源区7;接触孔91可以刻蚀掉部分N-外延层表面;在接触孔91内进行P+型杂质的注入，形成P+型接触区；需要说明的是图11和图12中，P+型接触区在P型体区6和P型柱深槽结构3顶部均有分布；P型柱深槽结构3顶部的P+型接触区未画出；
[0041 ]步骤十，如图12所示，在N-型外延层2顶部淀积源极金属8，源极金属8填充接触孔91，并与P型柱深槽结构3、P型体区6和N+型源区7连接;形成器件的源极;源极金属8与沟槽栅5之间有介质层9隔离。
[0042]最后进行器件的背面减薄，在N+型衬底I背面淀积漏极金属形成MOSFET器件的漏极。
[0043]通过上述工艺步骤，形成了本实用新型的沟槽栅超结MOSFET器件，包括多个元胞，所述元胞包括N+型衬底I，N+型衬底I上生长有N-型外延层2;N+型衬底I背面淀积漏极金属形成MOSFET器件的漏极；
[0044]在元胞的N-型外延层2两侧自顶部向下形成有P型柱深槽结构3;
[0045]在元胞的N-型外延层2顶部中间形成有沟槽栅5，沟槽栅5作为MOSFET器件的栅极；
[0046]在沟槽栅5的侧面形成有侧壁栅氧结构41，沟槽栅5的底部形成有埋层栅氧结构42;
[0047]在元胞的N-型外延层2顶部沟槽栅的侧壁栅氧结构41与P型柱深槽结构3之间形成有P型体区6;且P型体区6顶部形成有N+型源区7;P型体区6和P型柱深槽结构3顶部形成有用于接触的P+型接触区；
[0048]源极金属8淀积在N-型外延层2顶部，与P型柱深槽结构3、P型体区6和N+型源区7连接;源极金属8与沟槽栅5之间有介质层9隔离。
[0049]优选地，所述埋层栅氧结构42的厚度大于侧壁栅氧结构41的厚度。
【主权项】
1.一种沟槽栅超结MOSFET器件，包括多个元胞，所述元胞包括N+型衬底(I)，N+型衬底(I)上生长有N-型外延层(2) ;N+型衬底(I)背面淀积漏极金属形成MOSFET器件的漏极，其特征在于: 在元胞的N-型外延层(2)两侧自顶部向下形成有P型柱深槽结构(3); 在元胞的N-型外延层(2)顶部中间形成有沟槽栅(5)，沟槽栅(5)作为MOSFET器件的栅极； 在沟槽栅(5)的侧面形成有侧壁栅氧结构(41)，沟槽栅(5)的底部形成有埋层栅氧结构(42); 在元胞的N-型外延层(2)顶部沟槽栅的侧壁栅氧结构(41)与P型柱深槽结构(3)之间形成有P型体区(6);且P型体区(6)顶部形成有N+型源区(7) ;P型体区(6)和P型柱深槽结构(3)顶部形成有用于接触的P+型接触区； 源极金属(8)淀积在N-型外延层(2)顶部，与P型柱深槽结构(3)、P型体区(6)和N+型源区(7)连接，形成MOSFET器件的源极;源极金属(8)与沟槽栅(5)之间有介质层(9)隔离。2.如权利要求1所述的沟槽栅超结MOSFET器件，其特征在于: 所述埋层栅氧结构(42)的厚度大于侧壁栅氧结构(41)的厚度。3.如权利要求1所述的沟槽栅超结MOSFET器件，其特征在于: 沟槽栅(5)中填充有多晶硅。
【文档编号】H01L29/78GK205488139SQ201620257793
【公开日】2016年8月17日
【申请日】2016年3月30日
【发明人】白玉明, 钱振华, 张海涛
【申请人】无锡同方微电子有限公司