具有绝缘层和二级层的层叠芯片组及其形成方法
【专利摘要】一种芯片组(100)包括玻璃、石英或蓝宝石板(102)以及第一晶片(104)，第一晶片(104)具有在第一基底层(106)的第一侧(108)上的至少一个第一电路层(112)。第一晶片(104)连接到该板(102)，以使得该至少一个第一电路层(112)位于第一基底层(106)与该板(102)之间。具有在第二基底层(120)的第一侧(122)上的至少一个第二电路层(126)的第二晶片(126)连接到第一基底层(106)，以使得该至少一个第二电路层(126)位于第二基底层(120)与第一基底层(106)之间。还公开了一种形成芯片组的方法。
【专利说明】具有绝缘层和二级层的层叠芯片组及其形成方法
[0001]根据35 U.S.C.§ 119的优先权要求
[0002]本专利申请要求于2011年11月16日提交的题为“STACKED CMOS CHIPSET HAVINGAN INSULATING LAYER AND A SECONDARY LAYER AND METHOD OF FORMING SAME (具有绝缘层和二级层的层叠CMOS芯片组及其形成方法)”的美国临时申请N0.61/560，471的优先权，该临时申请被转让给本申请受让人并因而被明确援引纳入于此。
[0003]公开领域
[0004]本专利申请涉及一种芯片组及其形成方法，该芯片组具有接合到绝缘体的互补金属氧化物半导体(CMOS)层、以及层叠在该CMOS层上的二级层，并且本专利申请尤其涉及一种芯片组及其形成方法，该芯片组包括接合到绝缘体的CMOS层、且包括第二层，第二层具有无源元件、射频(RF)电路系统或微机电系统(MEMS)元件。
[0005]背景
[0006]随着蜂窝无线系统从2G演进到4G，使射频(RF)芯片组支持更大数量频带的需求也日益增加。提供有能力处置这些额外频带的芯片组可能要求对芯片组前端添加额外的收发器、滤波器、功率放大器、无源组件和开关，且此举增加了芯片组的成本和复杂度。蜂窝电话的RF系统主要由两部分组成:收发器，其通常是单个互补金属氧化物半导体(CMOS)芯片JPRF前端(包括各种板载组件:滤波器、双工器、RF开关、功率放大器和无源器件)。虽然CMOS收发器能够被设计成由不同的频带或模式共享(一般称为多模/多频带收发器设计)，但前端部分(尤其是滤波器和双工器)不能在不同频带之间共享，这仅是因为它们在不同频率范围中操作。当试图提高性能及减小尺寸和成本时，这些支持更多频带/模式的额外元件的存在会使前端成为一限制因素。
[0007]常规的多频带和/或多模RF芯片组前端可包括诸如RF开关、功率放大器、声学滤波器和无源器件(例如电感器和电容器)等器件。虽然CMOS芯片元件通常会不断改变尺度，从而随着新的技术进步导致更低的成本和更小的尺寸，但前端并不总是能轻易地改变尺度。解决这种情况的一种办法是将多个芯片(例如GaAs天线开关、GaAs功率放大器、CMOS控制器、表面声波(SAW)滤波器、集成的无源器件等)集成到单个层压或陶瓷基板上。这种办法可被称为对前端集成的“系统级封装”解决方案。还有人关注通过引入可调谐前端来在系统架构级解决多频带复杂性问题。为了实现低损耗多频带可调谐系统，必须找到一种途径来将高Q值可调谐无源器件(如半导体变抗器和基于MEMS的可调谐电容器)和高性能RF开关实现在单个布置中。前端集成对于减小多频带和/或多模RF收发器芯片组的整体尺寸和成本可能也是有用的。因此将期望提供一种以空间和成本高效的方式将CMOS组件与其他前端组件集成的芯片组。
[0008]概述
[0009] 一个示例性实施例包括一种芯片组，该芯片组包括玻璃、石英或蓝宝石板以及第一晶片，第一晶片具有在第一基底层的第一侧上的至少一个第一电路层。第一晶片连接到该板，以使得该至少一个第一电路层位于第一基底层与该板之间。该芯片组还包括第二晶片，第二晶片具有在第二基底层的第一侧上的至少一个第二电路层，且第二晶片连接到第一基底层，以使得该至少一个第二电路层位于第二基底层与第一基底层之间。
[0010]另一个实施例是一种形成芯片组的方法，该方法包括:提供包括第一硅基底以及在第一硅基底上的至少一个第一电路层的第一晶片，将该至少一个第一电路层连接到玻璃、石英或蓝宝石板，并随后移除第一硅基底的部分。该方法还包括提供包括第二硅基底以及在第二基底上的至少一个第二电路层的第二晶片，将该至少一个第二电路层连接到第一硅基底，并随后移除第二硅基底的部分。
[0011]进一步的实施例包括一种芯片组，该芯片组包括用于支撑晶片的绝缘体板装置以及第一晶片，第一晶片包括在第一基底层的第一侧上的用于处理信号的至少一个第一电路装置，其中第一晶片连接到绝缘体板装置，以使得该至少一个第一电路装置位于第一基底层与绝缘体板装置之间。该芯片组进一步包括第二晶片，第二晶片包括在第二基底层的第一侧上的用于处理信号的至少一个第二电路装置，且其中第二晶片连接到第一基底层，以使得该至少一个第二电路位于第二基底层与第一基底层之间。
[0012]另一个实施例是一种形成芯片组的方法，该方法包括:提供包括第一硅基底以及在第一硅基底上的至少一个第一电路层的第一晶片的步骤，将该至少一个第一电路层连接到玻璃、石英或蓝宝石板的步骤，随后移除第一硅基底的部分的步骤，提供包括第二硅基底以及在第二硅基底上的至少一个第二电路层的第二晶片的步骤，将该至少一个第二电路层连接到第一硅基底的步骤，以及随后移除第二硅基底的部分的步骤。
[0013]附图简述
[0014]给出附图以帮助对本发明实施例进行描述，且提供附图仅用于解说实施例而非对其进行限定。
[0015]图1是根据一实施例的芯片组的示意性侧立面视图。
[0016]图2-7是图1的芯片组的坯料和组件的示意性侧立面视图，示出了用于生产图1的芯片组的方法的装配阶段。
[0017]图8是根据另一个实施例的芯片组的示意性侧立面视图。
[0018]详细描述
[0019]本发明的各方面在以下针对本发明具体实施例的描述和有关附图中被公开。可以设计替换实施例而不会脱离本发明的范围。另外，本发明中众所周知的元素将不被详细描述或将被省去以免湮没本发明的相关细节。
[0020]措辞“示例性”在本文中用于表示“用作示例、实例或解说”。本文中描述为“示例性”的任何实施例并不必然被解释为优于或胜过其他实施例。同样，术语“本发明的实施例”并不要求本发明的所有实施例都包括所讨论的特征、优点、或工作模式。
[0021 ] 本文中所使用的术语仅出于描述特定实施例的目的，而并不旨在限定本发明的实施例。如本文所使用的，单数形式的“一”、“某”和“该”旨在也包括复数形式，除非上下文另有明确指示。还将理解，术语“包括”、“具有”、“包含”和/或“含有”在本文中使用时指明所陈述的特征、整数、步骤、操作、元素、和/或组件的存在，但并不排除一个或多个其他特征、整数、步骤、操作、元素、组件和/或其群组的存在或添加。
[0022]此外，许多实施例是根据将由例如计算设备的元件执行的动作序列来描述的。将认识到，本文中所描述的各种动作能由专用电路(例如，专用集成电路(ASIC))、由正被一个或多个处理器执行的程序指令、或由这两者的组合来执行。另外，本文中所描述的这些动作序列可被认为是完全体现在任何形式的计算机可读存储介质内，其内存储有一经执行就将使相关联的处理器执行本文所描述的功能性的相应计算机指令集。因此，本发明的各种方面可以用数种不同形式来体现，所有这些形式都已被构想落在所要求保护的主题内容的范围内。另外，对于本文中所描述的每个实施例，任何此类实施例的对应形式可在本文被描述为例如“配置成执行所描述的动作的逻辑”。
[0023]图1解说了根据一实施例的芯片组100。芯片组100包括由绝缘体(诸如玻璃、石英或蓝宝石)形成的板102，第一绝缘体上覆硅(SOI)晶片104接合到板102。第一 SOI晶片104包括第一基底层或即第一绝缘层106，第一绝缘层106具有面向板102的第一侧108且具有第二侧110，并且第一 SOI晶片104还包括第一电路层112，该第一电路层112包括在第一绝缘层106的第一侧108上的多个CMOS晶体管114和相关联的连线。这些CMOS晶体管114和其它电路元件(未示出)可包括用于数字信号处理的电路系统、应用或图形处理器、和/或用于处置基带信号的电路系统。第一 SOI晶片104利用第一粘合层116或其他常规的晶片接合技术接合到板102，以使得第一电路层112位于第一 SOI晶片104的第一绝缘层106的第一侧108与板102之间。
[0024]第二 SOI晶片118连接到第一 SOI晶片104。第二 SOI晶片118包括第二基底层或即第二绝缘层120，第二绝缘层120具有面向第一绝缘层106的第二侧110的第一侧122且具有第二侧124。第二 SOI晶片118还包括第二电路层126，该第二电路层126包括无源元件或即“无源器件”，诸如部分或全部位于第二电路层126内的电阻器128和电容器132、以及位于第二绝缘层120的第二侧124上的电感器133和MEMS器件或传感器138。图1解说了单个电阻器128、电容器132、电感器133和MEMS器件138 ;然而，在一些情形中，第二SOI晶片118可以仅包括这些组件类型中的一种或两种，和/或包括这些个体组件(包括有源电路系统，如COMS晶体管)中的多个。第二 SOI晶片118利用第二粘合层134接合到第一绝缘层106的第二侧110，以使得第二电路层126位于第二绝缘层120的第一侧122与第一绝缘层106的第二侧110之间。通孔136将第二电路层126的元件电连接到第一电路层112的元件，并且合适的金属触点140可连接在第二绝缘层120的第二侧124以将第二电路层126和/或第一电路层112内或上的元件电连接到芯片组100外部的器件。
[0025]假使类似的芯片组被构造在带有埋入氧化物的高电阻率硅(Si)基底上(如在SOICMOS技术的情形中)而不是在由纯绝缘体(如蓝宝石、石英或玻璃)形成的板102上，则在RF频率处会在SOI基底中的高电阻率Si与埋入的S12之间的界面处产生非线性寄生电容。这些寄生电容引起RF开关和功率放大器的非线性和功率处置问题。本文所述的板102的使用基本上消除了非线性寄生电容问题，并且允许CMOS元件(诸如CMOS晶体管114)和无源器件(其可包括高Q无源器件)被一起用在同一芯片组100中，且具有比在SOI晶片上好得多的性能。
[0026]图2-7中解说了芯片组100的各个制造阶段，并且芯片组100中存在且在图1中讨论的元件在图2-7中由相同的附图标记来标识。图2解说了第一坯SOI晶片202，其包括第一娃基底或操作层204,在第一操作层204上形成有第一绝缘层106和第一电路层112。第一坯SOI晶片202可包括常规的体硅CMOS晶片以帮助降低成本，且在这种情形中，第一基底层106将不包括绝缘体，而是将改为作为该体硅的直接位于第一电路层112的元件下面的部分。
[0027]图3示出了第一坯SOI晶片202被倒置且通过第一粘合层116接合到板102，其中第一绝缘层106的第一侧108面向板102，并且图4示出了通过移除第一硅操作层204 (例如，通过化学机械抛光(CMP)或其他合适的工艺以选择性地移除期望量的第一硅操作层204)而形成的第一组件302。图5解说了第二坯SOI晶片502，其包括第二硅基底或操作层504，在第二操作层504上形成有第二绝缘层120和第二电路层126。图6示出了第二坯SOI晶片502被倒置且附着到第一组件302，其中第二坯SOI晶片502的第二电路层126通过第二粘合层134接合到第一绝缘层106。图7示出了包括第二坯SOI晶片502和第一组件302的组合的第二组件702，其中第二坯SOI晶片502的第二硅操作层504通过CMP或其他合适工艺被移除。还在第二组件702中形成通孔136，并且添加金属接触点140和其他后端制程(BEOL)组件(包括无源器件、MEMS、传感器和其他)从而产生了图1的芯片组100。
[0028]图8解说了另一个实施例，其中与第一实施例共有的元件用相同的附图标记来标识。图8解说了包括板102、第一 SOI晶片104和第二 SOI晶片118的第二芯片组800，其中第一 SOI晶片104和第二 SOI晶片118被第三SOI晶片802分隔开。第三SOI晶片802包括第三基底层或即绝缘层804以及第三电路层810，第三基底层或即绝缘层804具有第一侧806和第二侧808，第三电路层810包括在第三绝缘层804的第一侧806上的多个电路元件，这些电路元件可包括模拟电路系统814和/或RF组件816。第三SOI晶片802用第二粘合层818附着到第一 SOI晶片104的第二侧110，以使得第三SOI晶片802的第一侧806面向第一 SOI晶片104的第二侧110。第二 SOI晶片118通过第三粘合层820附着到第三SOI晶片802的第二侧808，以使得第二 SOI晶片118的第一侧面向第三SOI晶片802的第二侧808。第一 SOI晶片104、第二 SOI晶片118和第三SOI晶片802这三者全部具有基本上相同的表面积。通孔822连接第一电路层112、第二电路层126和第三电路层810的电路组件，并且金属触点140提供至第二芯片组800外部的元件的连接。这种布置允许模拟电路系统814和/或RF组件816与数字电路元件114和无源器件(诸如电容器132)被包括在同一芯片组中，并且提供在紧凑封装中执行许多常规功能的纵向集成芯片组。
[0029]虽然板102已被描述为包括玻璃、蓝宝石或石英，但将玻璃用于板102在一些情况下是特别有益的。首先，一般它比蓝宝石或石英具有更低的成本。其次，它还比蓝宝石具有低得多的介电常数，这显著降低了来自基板的寄生电容。最后，玻璃的晶片/面板尺寸可比蓝宝石和石英大得多，这可允许更大规模的批量生产和更低的单位成本。
[0030]所公开实施例的芯片组可被集成到一个或多个半导体管芯中或集成到设备中，诸如机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理(PDA)、固定位置数据单元、和计算机。
[0031]结合本文中公开的实施例描述的方法、序列和/或算法可直接在硬件中、在由处理器执行的软件模块中、或在这两者的组合中体现。软件模块可驻留在RAM存储器、闪存、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可移动盘、CD-ROM、或本领域中所知的任何其他形式的存储介质中。示例性存储介质耦合到处理器以使得该处理器能从/向该存储介质读写信息。替换地，存储介质可以被整合到处理器。
[0032]尽管上述公开示出了本发明的解说性实施例，但是应当注意到，在其中可作出各种更换和改动而不会脱离如所附权利要求定义的本发明的范围。根据本文中所描述的本发明实施例的方法权利要求的功能、步骤和/或动作不必按任何特定次序来执行。此外，尽管本发明的要素可能是以单数来描述或主张权利的，但是复数也是已料想了的，除非显式地声明了限定于单数。
【权利要求】
1.一种芯片组，包括: 玻璃、石英或蓝宝石板； 第一晶片，所述第一晶片包括在第一基底层的第一侧上的至少一个第一电路层，所述第一晶片连接到所述板，以使得所述至少一个第一电路层位于所述第一基底层与所述板之间；以及 第二晶片，所述第二晶片包括在第二基底层的第一侧上的至少一个第二电路层，所述第二晶片连接到所述第一基底层，以使得所述至少一个第二电路层位于所述第二基底层与所述第一基底层之间。
2.根据权利要求1所述的芯片组，其中所述第一基底层包括第一绝缘层，并且所述第二基底层包括第二绝缘层。
3.根据权利要求2所述的芯片组，其中所述第一晶片和第二晶片各自包括绝缘体上覆硅(SOI)晶片。
4.根据权利要求3所述的芯片组，其中所述至少一个第一电路层包括多个CMOS晶体管。
5.根据权利要求3所述 的芯片组，其中所述至少一个第二电路层包括或支持至少一个无源电路元件。
6.根据权利要求3所述的芯片组，其中所述至少一个第二电路层包括或支持至少一个微机电(MEMS)元件。
7.根据权利要求3所述的芯片组，其中所述至少一个第二电路层包括或支持至少一个传感器。
8.根据权利要求3所述的芯片组，其中所述第一SOI晶片直接接合到所述板。
9.根据权利要求3所述的芯片组，其中所述第二SOI晶片直接接合到所述第一 SOI晶片。
10.根据权利要求3所述的芯片组，其被集成到至少一个半导体管芯中。
11.根据权利要求3所述的芯片组，其被集成到设备中，所述设备选自包括以下各项的组:机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理(PDA)、固定位置数据单元、和计算机。
12.根据权利要求3所述的芯片组，其中: 所述至少一个第一电路层包括多个CMOS晶体管， 所述至少一个第二电路层包括或支持至少一个无源组件或至少一个MEMS元件， 所述第一 SOI晶片直接接合到所述板，并且 所述第二 SOI晶片直接接合到所述第一绝缘层。
13.根据权利要求3所述的芯片组，其包括第三晶片，所述第三晶片包括SOI且具有在第三绝缘层的第一侧上的至少一个第三电路层，所述第三晶片连接到所述第一晶片，以使得所述至少一个第三电路层位于所述第一绝缘层与所述第二绝缘层之间。
14.根据权利要求13所述的芯片组，其中所述至少一个第三电路层包括CMOS晶体管。
15.根据权利要求13所述的芯片组，其中所述第二晶片直接接合到所述第三晶片，以使得所述至少一个第二电路层位于所述第二绝缘层与所述第三绝缘层之间。
16.根据权利要求13所述的芯片组，其中所述至少一个第一电路层包括数字电路，并且所述至少一个第三电路层包括模拟电路。
17.根据权利要求13所述的芯片组，其中所述至少一个第一电路层包括数字电路，所述至少一个第二电路层包括或支持无源器件或MEMS元件，并且所述至少一个第三电路层包括模拟或RF电路。
18.根据权利要求13所述的芯片组，其中所述第一基底层的表面积基本等于所述第二基底层的表面积，并且所述第二基底层的表面积基本等于所述第三基底层的表面积。
19.一种形成芯片组的方法，包括: 提供第一晶片，所述第一晶片包括第一硅基底以及在所述第一硅基底上的至少一个第一电路层； 将所述至少一个第一电路层连接到玻璃、石英或蓝宝石板，并随后移除所述第一硅基底的部分； 提供第二晶片，所述第二晶片包括第二硅基底以及在所述第二硅基底上的至少一个第二电路层；以及 将所述至少一个第二电路层连接到所述第一硅基底，并随后移除所述第二硅基底的部分。
20.根据权利要求19所述的方法，包括在所述第一硅基底与所述第二硅基底之间提供 绝缘层。
21.根据权利要求20所述的方法，其中将所述至少一个第二电路层连接到所述第一硅基底包括将所述至少一个第二电路层直接接合到所述绝缘层。
22.根据权利要求19所述的方法，其中所述第一硅基底包括第一绝缘层，第一硅体位于所述第一绝缘层的第一侧上且所述至少一个第一电路层位于所述第一绝缘层的第二侧上，并且移除所述第一硅基底的部分包括移除所述第一硅体，以及 其中所述第二硅基底包括第二绝缘层，第二硅体位于所述第二绝缘层的第一侧上且所述至少一个第二电路层位于所述第二绝缘层的第二侧上，并且移除所述第二硅基底的部分包括移除所述第二硅体。
23.根据权利要求19所述的方法，包括在所述第一硅基底与所述第二硅基底之间提供第一绝缘层，其中所述第二硅基底包括第二绝缘层，其中硅体位于所述第二绝缘层的第一侧上且所述至少一个第二电路层位于所述第二绝缘层的第二侧上，并且其中移除所述第二硅基底的部分包括移除所述硅体。
24.根据权利要求23所述的方法，包括形成通孔，所述通孔延伸穿过所述第一绝缘层且将所述至少一个第一电路层的部分电连接到所述至少一个第二电路层的部分。
25.根据权利要求23所述的方法，其中所述至少一个第一电路层包括多个CMOS晶体管。
26.根据权利要求23所述的方法，其中所述至少一个第二电路层包括至少一个无源组件。
27.根据权利要求23所述的方法，其中所述至少一个第二电路层包括至少一个模拟/RF组件。
28.根据权利要求23所述的方法，其中所述至少一个第二电路层包括至少一个微机电(MEMS)或传感器组件。
29.根据权利要求23所述的方法，其中将所述至少一个第一电路层连接到玻璃、石英或蓝宝石板包括将所述至少一个第一电路层直接接合到所述玻璃、石英或蓝宝石板。
30.根据权利要求19所述的方法，包括:提供包括第三硅基底以及在所述第三硅基底上的至少一个第三电路层的第三晶片，将所述至少一个第三电路层连接到所述第二硅基底以及随后移除所述第三硅基底的部分。
31.根据权利要求30所述的方法，其中所述第一硅基底包括第一绝缘层，第一硅体位于所述第一绝缘层的第一侧上且所述至少一个第一电路层位于所述第一绝缘层的第二侧上，并且移除所述第一硅基底的部分包括移除所述第一硅体， 其中所述第二硅基底包括第二绝缘层，第二硅体位于所述第二绝缘层的第一侧上且所述至少一个第二电路层位于所述第二绝缘层的第二侧上，并且移除所述第二硅基底的部分包括移除所述第二硅体，以及 其中所述第三硅基底包括第三绝缘层，第三硅体位于所述第三绝缘层的第一侧上且所述至少一个第三电路层位于所述第三绝缘层的第二侧上，并且移除所述第三硅基底的部分包括移除所述第三硅体。
32.根据权利要求31所述的方法， 其中将所述至少一个第三电路层连接到所述第二绝缘层包括将所述至少一个第三电路层直接接合到所述第二绝缘层。
33.根据权利要求3 1所述的方法，其中: 所述至少一个第一电路层包括用于数字电路的多个CMOS晶体管， 所述至少一个第二电路层包括用于模拟或RF电路的多个CMOS晶体管，以及 所述至少一个第三电路层包括或支持至少一个无源组件或至少一个MEMS或传感器元件。
34.根据权利要求31所述的方法，其中所述第一绝缘层的表面积基本等于所述第二绝缘层的表面积，并且所述第二绝缘层的表面积基本等于所述第三绝缘层的表面积。
35.根据权利要求19所述的方法，包括将所述第一晶片和所述第二晶片集成到至少一个半导体管芯中。
36.根据权利要求19所述的方法，包括将第一晶片和所述第二晶片集成到设备中，所述设备选自包括以下各项的组；机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理(PDA)、固定位置数据单元、和计算机。
37.一种芯片组，包括: 用于支撑晶片的绝缘体板装置； 第一晶片，所述第一晶片包括在第一基底层的第一侧上的用于处理信号的至少一个第一电路装置，所述第一晶片连接到所述绝缘体板装置，以使得所述至少一个第一电路装置位于所述第一基底层与所述绝缘体板装置之间；以及 第二晶片，所述第二晶片包括在第二基底层的第一侧上的用于处理信号的至少一个第二电路装置，所述第二晶片连接到所述第一基底层，以使得所述至少一个第二电路装置位于所述第二基底层与所述第一基底层之间。
38.根据权利要求37所述的芯片组，其中所述第一基底层包括第一绝缘层装置，所述第一绝缘层装置用于使所述至少一个第一电路装置与所述第二晶片绝缘。
39.根据权利要求37所述的芯片组，其中所述第一晶片和所述第二晶片各自包括绝缘体上覆硅(SOI)晶片。
40.根据权利要求37所述的芯片组，其中所述至少一个第一电路装置包括多个CMOS晶体管。
41.根据权利要求37所述的芯片组，其中所述至少一个第二电路装置包括或支持至少一个无源电路元件。
42.根据权利要求37所述的芯片组，其中所述至少一个第二电路装置包括或支持至少一个微机电(MEMS)元件或至少一个传感器。
43.根据权利要求37所述的芯片组，其被集成到至少一个半导体管芯中。
44.根据权利要求37所述芯片组，其被集成到设备中，所述设备选自包括以下各项的组:机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理(PDA)、固定位置数据单元、和计算机。
45.根据权利要求37所述的芯片组，其中: 所述至少一个第一电路装置包括多个CMOS晶体管， 所述至少一个第二 电路装置包括或支持至少一个无源组件或至少一个MEMS元件， 所述第一晶片直接接合到所述绝缘体板装置，并且 所述第二晶片直接接合到所述第一基底层。
46.根据权利要求37所述的芯片组，其中所述绝缘体板装置包括玻璃板或石英板或蓝宝石板。
47.一种形成芯片组的方法，包括: 提供第一晶片的步骤，所述第一晶片包括第一硅基底以及在所述第一硅基底上的至少一个第一电路层； 将所述至少一个第一电路层连接到玻璃、石英或蓝宝石板的步骤，以及随后移除所述第一硅基底的部分的步骤； 提供第二晶片的步骤，所述第二晶片包括第二硅基底以及在所述第二硅基底上的至少一个第二电路层；以及 将所述至少一个第二电路层连接到所述第一硅基底的步骤，以及随后移除所述第二硅基底的部分的步骤。
48.根据权利要求47所述的方法，包括在所述第一硅基底与所述第二硅基底之间提供绝缘层的步骤。
49.根据权利要求47所述的方法，其中所述第一硅基底包括第一绝缘层，第一硅体位于所述第一绝缘层的第一侧上且所述至少一个第一电路层位于所述第一绝缘层的第二侧上，并且移除所述第一硅基底的部分包括移除所述第一硅体的步骤，以及 其中所述第二硅基底包括第二绝缘层，第二硅体位于所述第二绝缘层的第一侧上且所述至少一个第二电路层位于所述第二绝缘层的第二侧上，并且移除所述第二硅基底的部分包括移除所述第二硅体的步骤。
50.根据权利要求47所述的方法，其中所述至少一个第二电路层包括至少一个无源组件。
51.根据权利要求47所述的方法，包括:提供包括第三硅基底以及在所述第三硅基底上的至少一个第三电路层的第三晶片的步骤，将所述至少一个第三电路层连接到所述第二硅基底的步骤，以及随后移除所述第三硅基底的部分的步骤。
52.根据权利要求47所述的方法，其中所述第一硅基底包括第一绝缘层，第一硅体位于所述第一绝缘层的第一侧上且所述至少一个第一电路层位于所述第一绝缘层的第二侧上，并且移除所述第一硅基底的部分包括移除所述第一硅体的步骤， 其中所述第二硅基底包括第二绝缘层，第二硅体位于所述第二绝缘层的第一侧上且所述至少一个第二电路层位于所述第二绝缘层的第二侧上，并且移除所述第二硅基底的部分包括移除所述第二硅体的步骤，以及 其中所述第三硅基底包括第三绝缘层，第三硅体位于所述第三绝缘层的第一侧上且所述至少一个第三电路层位于所述第三绝缘层的第二侧上，并且移除所述第三硅基底的部分包括移除所述第三硅体的步骤。
53.根据权利要求47所述的方法，包括将所述第一晶片和所述第二SOI晶片集成到至少一个半导体管芯中的步骤。
54.根据权利要求47所述的方法，包括将第一晶片和所述第二SOI晶片集成到设备中的步骤，所述设备选自包括以下各项的组:机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、通信设备 、个人数字助理(PDA)、固定位置数据单元、和计算机。
【文档编号】H01L27/06GK104054175SQ201280067053
【公开日】2014年9月17日 申请日期:2012年11月16日 优先权日:2011年11月16日
【发明者】C·左, C·尹, S-J·朴, C·S·罗, M·F·维伦茨, J·金 申请人:高通股份有限公司