技术领域本发明涉及数据控制电路，并且更具体地，涉及具有较低功耗的数据控制电路和包含该数据控制电路的平板显示装置，该数据控制电路使在数据驱动器和显示面板之间设置的通道减少的平板显示装置的故障减到最少。
背景技术：
随着诸如手机或笔记本电脑这样的各种便携式装置以及诸如HDTV这样的用于实现高分辨率和高质量图像的信息电子装置的发展，对在这些装置中使用的平板显示装置的需求日益增大。这些平板显示装置的示例包括液晶显示器(LCD)、等离子体显示面板(PDP)、场发射显示器(FED)和有机发光二极管(OLED)。通常，平板显示装置包含在显示面板上形成的多条选通线以及与这些选通线相交的多条数据线。包含作为驱动元件的薄膜晶体管的多个像素形成在这两种线的交点处。每个像素通过从选通线施加的信号使电流经过该像素，并且响应于从数据线施加的信号来显示图像。因此，每个像素必须连接到至少一条选通线和至少一条数据线，至少一条数据线被分配到在同一水平线上布置的像素，并且每条数据线必须一对一地连接到提供视频相关信号的数据驱动器的一个通道。然而，按照平板显示装置朝着大的表面积和高的分辨率发展的趋势，数据线的数量不断增加。为了应对这种情况，数据驱动器的通道的数量也不断增加，并且内部逻辑变得复杂，导致数据驱动器的制造成本的增加。为了克服这个问题，提出了这样一种结构：该结构通过在两条或更多条附加的线之间共用一个通道来使得数据驱动器能够使用较少的通道。图1是示意性地示出了常规的通道减少的平板显示装置的一部分的图。下图例示了将三条数据线连接到单个通道的3×1复用器结构的应用示例。如图中所示，该常规的通道减少的平板显示装置包含连接到多个像素的数据线DL1至DL6、以及连接到数据驱动器20的两个通道ch1和ch2的MUX驱动器40。MUX驱动器40提供如下的优点：响应于设置在外部的MUX控制器(未示出)所施加的控制信号SMUX1至SMUX3，通过将一个水平周期1H按照时间划分成三个部分并选择性地将数据线DL1至DL6与通道ch1至ch2进行连接，来将数据驱动器的通道Chn的数量减少到常规数量的三分之一。对于每个控制信号SMUX1至SMUX3，将一条数据线DL1至DL6与一个通道ch1和ch2进行电连接。例如，当施加第一控制信号SMUX1时，将第一数据线DL1与第一通道ch1进行连接。用于驱动MUX驱动器40的控制信号SMUX1至SMUX3的电压电平与经由数据线DL1至DL6施加的数据电压相差约3.0V。例如，按照极性反转驱动，正向(positive)(+)数据电压的范围从+5.0V至-5.0V，而负向(negative)(-)数据电压的范围从0V至-5V。如上所述，由于控制信号SMUX1至SMUX3的电压电平与数据电压相差约3.0V，因此实际的电压电平的范围从9.0V至-9.0V，与数据电压相差1.0V。也就是说，无论数据极性如何，控制信号SMUX1至SMUX3都在为约+9V至-9V的范围内，并且以每1/3水平周期18V的电压摆幅宽度施加到MUX驱动器40。因此，将控制信号施加到具有图1的结构的MUX驱动器而消耗的功率可以由被施加了控制信号的控制线的电容、控制信号的频率F、施加到控制线的电压的高电平和低电平之差Vsupply以及控制信号的电压摆幅Vswing的乘积来表达。[式1]功率＝C×F×Vsupply×Vswing功率＝C×F×324也就是说，常规MUX驱动器具有如下的缺点：相邻的两条控制线之间的大的电压差以及大的电压摆幅会导致构成MUX驱动器的开关元件的在上升时间和下降时间方面的延迟，因此产生故障和高功耗。
技术实现要素：
为了解决上述问题而提出了本发明，并且本发明的一个方面在于提供一种数据控制电路以及包含该数据控制电路的平板显示装置，该数据控制电路能防止通道减少的平板显示装置由于控制信号的大的电压摆幅而引起的故障，并且消耗更少的功率。为了实现上述方面，本发明的一个示例性实施方式提供了一种数据控制电路，该数据控制电路包括：MUX驱动器，其设置在数据驱动器的通道与数据线之间以将数据驱动器的通道与数据线选择性地进行连接，使得数据电压在至少一个水平周期内具有相同的极性以使电压摆幅最小。根据本发明的示例性实施方式的数据控制电路和包含该数据控制电路的平板显示装置具有防止故障和消耗更少的功率的优点，因为在通过在两条或更多数据线之间共用一个通道而使用较少的通道的平板显示装置中，能够通过按照极性分别控制MUX驱动器的开关元件来减小控制信号的电压摆幅。附图说明附图被包括进来以提供对本发明的进一步理解，并且被并入本说明书中并构成本说明书的一部分，附图例示了示意性实施方式，并且与本说明书一起用于解释本发明的原理。在附图中：图1是示意性地示出了常规的通道减少的平板显示装置的一部分的图；图2是示出了根据本发明的示例性实施方式的包含数据控制电路的平板显示装置的整体结构的图；图3是示出了根据本发明的示例性实施方式的构成MUX驱动器的MUX晶体管中的一些MUX晶体管的图；图4是示出了根据本发明的示例性实施方式的平板显示装置的驱动期间的信号波形的图；以及图5是根据本发明的示例性的实施方式的平板显示装置的MUX驱动器的结构的俯视平面图。具体实施方式本发明的各个实施方式的特征能够被彼此部分地或全部地合并或组合，并且在技术方面按照各种方式结合地工作或操作，并且各个实施方式既能够被单独地实现，又能够被彼此关联地实现。图2是示出了根据本发明的示例性实施方式的包含数据控制电路的平板显示装置的整体结构的图。参照图2，根据本发明的示例性实施方式的包含数据控制电路的平板显示装置包括：显示面板100，其包括在第一极性的情况下操作的第一像素组和在第二极性的情况下操作的第二像素组；选通驱动器110，其向第一像素组和第二像素组提供选通驱动电压Vg；数据驱动器120，其包括向第一像素组和第二像素组提供针对视频的数据电压Vdata的第一通道ch1和第二通道ch2；数据驱动电路130和140，其包括用于输出第一控制信号s1和第二控制信号s2的MUX驱动器130和MUX控制器140，MUX驱动器130响应于第一控制信号s1而将第一通道ch1与第一像素组中的像素中的一个进行电连接，并响应于第二控制信号s2而将第二通道ch2与第二像素组中的像素中的一个进行电连接；定时控制器150，其控制驱动器110和120；以及功率发生器160，其生成用于驱动的一个或更多个电压并将所述一个或更多个电压提供给驱动器和控制器110-150。显示面板100包括在由玻璃或塑料制成的基板上形成并按矩阵形式相交的多条选通线GL1至GLm和多条数据线DL1至DLn、以及在交点处限定的多个像素PX。这些像素PX被布置成矩阵形状，并且每个像素可由与三原色R、G、B相对应的三个子像素构成，或者由与三原色和白色W相对应的四个子像素构成。在附图中，例示了所有像素中的第一像素P1至第六像素P6。显示面板100可以被划分成布置有像素PX的有源区域A/A、以及作为有源区域A/A外部的外围的无源区域N/A。根据本发明的示例性实施方式的平板显示装置的示例可以包括：液晶显示器LCD，在该液晶显示器LCD中，每个像素包括液晶电容器和至少一个薄膜晶体管；或者有机发光显示器OLED，在该有机发光显示器OLED中，每个像素包括存储电容器、有机发光二极管和至少两个薄膜晶体管。在液晶显示器的情况下，薄膜晶体管的栅极端子连接到选通线GL1至GLm，薄膜晶体管的漏极端子连接到数据线DL1至DLn，并且薄膜晶体管的源极端子连接到面对公共电极的像素电极，由此限定单个像素。非晶硅(a-si硅)被广泛地用作薄膜晶体管的有源层的材料。另外，考虑到薄膜晶体管的性能，也可以使用多晶硅或氧化物半导体。在有机发光显示器的情况下，设置两个或多个薄膜晶体管。因此，可以将选通线GL1至GLm连接到薄膜晶体管中的一个的栅极端子，并且可以将该薄膜晶体管的源极端子连接到另一薄膜晶体管。响应于从定时控制器130输入的选通控制信号GCS，选通驱动器110经由液晶面板100上形成的选通线GL1至GLm针对每个水平周期1H顺序地输出选通驱动信号Vg。因此，连接到选通线GL1至GLm的薄膜晶体管针对每个水平周期导通，并且数据驱动器120与所述导通同步地经由数据线DL1至DLn输出模拟波形的数据电压Vdata并将该数据电压Vdata施加到与薄膜晶体管连接的像素PX。选通驱动器110可以按照薄膜晶体管的形式安装在显示面板100的无源区域N/A中。提供给选通驱动器110的选通控制信号GCS包括选通起始脉冲GSP、选通移位时钟GSC、选通输出使能GOE等。数据驱动器120基于基准电压将响应于来自定时控制器150的数据控制信号DCS而输入的对齐的(aligned)数字视频信号RGB转换为模拟数据电压Vdata，并且将该模拟数据电压Vdata输出至像素PX。上述数据电压Vdata针对每条水平线被锁存(latch)，针对一条水平线的每个1/3水平周期1/3H按时间被划分，并且经由数据线DL1至DLm被提供给显示面板100。数据控制信号DCS可以包括源极起始脉冲SSP、源极移位时钟SSC、源极输出使能信号SOE等。具体地，数据驱动器120的通道ch1至chl的数量是数据线DL1至DLn的数量的三分之一，并且通道ch1至chl通过MUX驱动器130连接到所有数据线DL1至DLn。对于数据驱动器120的通道ch1至chn，响应于第一控制信号S1和第二控制信号S2，MUX驱动器130在显示面板100上按照交替的方式将一个通道与三条数据线DL1至DLn进行连接。将描述在一个水平周期1H期间将通道ch1至chn和数据线DL1至DLn进行连接的方法。首先，响应于第一控制信号S1和第二控制信号S2，在第一个1/3水平周期1/3H期间，将第一通道ch1和第二通道ch2分别连接到第一数据线DL1和第四数据线DL4，并且在下一个1/3水平周期期间，将第一通道ch1和第二通道ch2分别连接到第二数据线DL2和第五数据线DL5。然后，在最后一个1/3水平周期期间，将第一通道ch1和第二通道ch2分别连接到第三数据线DL3和第六数据线DL6。在这种情况下，由于反转驱动，施加至相邻像素的数据电压Vdata具有不同的极性，并且电流顺序地经过第一像素P1和第二像素P2、第三像素P3和第四像素P4、以及第五像素P5和第六像素P6，第一像素P1、第三像素P3和第五像素P5与第二像素P2、第四像素P4和第六像素P6具有不同的极性。由于第一像素P1、第三像素P3和第五像素P5连接到第一通道ch1，而第二像素P2、第四像素P4和第六像素P6连接到第二通道ch2，因此在一个水平周期期间施加到一个通道的数据电压具有一种极性。因此，电压电平改变小，由此使得每个像素PX能够稳定地进行充电并且导致功耗的减少。此外，由于在一个水平周期期间保持了相同的极性，因此同一范围内的控制信号S1和S2被施加到MUX驱动器130中的MUX晶体管(未示出)。这使得栅极端子能够稳定地进行电压充电，并且进一步地减少了功耗。MUX驱动器130可以像选通驱动器110一样按照薄膜晶体管的形式安装在显示面板100的无源区域N/A中。MUX控制器140用于根据对每个像素PX进行充电的定时来向MUX驱动器130输出控制信号S1和S2，并且顺序地将通道ch1至chn连接到数据线DL1至DLn。在第一个1/3水平周期1/3H期间，MUX控制器140输出具有高电压电位的第一控制信号S1和第二控制信号S2，并且通过第一通道ch1和第二通道ch2来利用数据电压Vdata对第一像素P1和第二像素P2进行充电，以使得它们能够具有不同的极性。同样，按照相同的方式对第三像素P3和第四像素P4以及第五像素P5和第六像素P6进行充电。因此，在一个水平周期1H期间，第一控制信号S1和第二控制信号S2被保持在相同的电压电平，导致功耗的减少。定时控制器从外部系统(未示出)接收定时信号，生成针对选通驱动器110、数据驱动器120和MUX驱动器130的控制信号，使发送的数字视频相关数据对齐，并且向数据驱动器120提供视频数据RGB。功率发生器160提供操作显示面板100、选通驱动器110、数据驱动器120、MUX驱动器130和定时控制器150所需的各种工作电压和接地电压。具体地，在本发明的一个示例性实施方式中，MUX驱动器130具有与选通驱动器110相同的器件特性，因为MUX驱动器130像选通驱动器110一样按照薄膜晶体管的形式安装在显示面板100上。因此，功率发生器160未被配置为产生用于控制的电压，而是可以使用用于驱动选通驱动器110的输入电压Vi。在一个示例中，用于驱动MUX驱动器130的MUX晶体管的电压与数据电压相差约3.0V，而正向数据电压Vdata为约5.0至0V。因此，MUX驱动器130的输出数据电压所需的工作电压为约+8.0V至-3.0V。此外，负向数据电压Vdata为约0V至-5.0V。因此，MUX驱动器130的输出数据电压所需的工作电压为约+3.0V至-8.0V。通常可以将选通驱动器110的输入电压Vi设置在9.0V至-9.0V之间。因此，MUX驱动器130的工作电压可以针对正向驱动被设置在9.0V至-5.0V之间，并且可以针对负向驱动被设置在+5.0V至-9.0V之间。此外，如果电压发生器160的输出电压能够被设置为不同的电平，则针对正向驱动的低电平可以被设置为-1.8V或-3.0V而不是-5.0V，并且针对负向驱动的高电平可以被设置为1.8V或3.0V而不是+5.0V。对于9.0V至-5.0V的正向电压范围和+5.0V至-9.0V的负向电压范围，功耗由以下的式2表达：[式2]功率＝C×F×Vsupply×Vswing2功率＝C×F×252其中，Vsupply和Vswing2均为14V，其能够使功耗与常规功耗相比减少22.5％。对于9.0V至-1.8V的正向电压范围和+1.8V至-9.0V的负向电压范围，功耗由以下的式3表达：[式3]功率＝C×F×Vsupply×Vswing3功率＝C×F×194.4其中，Vsupply和Vswing2均为10.4V，其能够使功耗与常规功耗相比减少40％。如上所述，如果适当地设置功率发生器160的输出电压，则能够进一步地减少功耗。在下文中，将参照附图详细地描述根据本发明的示例性实施方式的数据控制电路的MUX驱动器的结构和操作。图3是示出了根据本发明的示例性实施方式的构成MUX驱动器的MUX晶体管中的一些MUX晶体管的图。图4是示出了根据本发明的示例性实施方式的平板显示装置的驱动期间的信号波形的图。参照图3和图4，根据本发明的示例性实施方式的MUX驱动器130包括第一MUX晶体管Tmux1至第六MUX晶体管Tmux6，所述第一MUX晶体管Tmux1至第六MUX晶体管Tmux6分别连接到并排布置的6个像素P1至P6，并且在接收到第一控制信号s1和第二控制信号s2时使电流经过所述第一MUX晶体管Tmux1至第六MUX晶体管Tmux6。具体地，MUX驱动器130在从MUX控制器(图2中的140)接收到第一控制信号s1和第二控制信号s2时被驱动。第一控制信号s1被分成第一MUX信号Smux1至第三MUX信号Smux3，并且第二控制信号s2被分成第四MUX信号Smux4至第六MUX信号Smux6。第一MUX晶体管Tmux1至第六MUX晶体管Tmux6的栅极端子分别连接到第一MUX信号Smux1至第六MUX信号Smux6的供应线。第一MUX晶体管Tmux1至第三MUX晶体管Tmux3的漏极端子连接到第一通道ch1，并且第一MUX晶体管Tmux1至第三MUX晶体管Tmux3的源极端子经由第一数据线DL1至第三数据线DL3连接到第一像素P1至第三像素P3。第四MUX晶体管Tmux4至第六MUX晶体管Tmux6的漏极端子连接到第二通道ch2，并且第四MUX晶体管Tmux4至第六MUX晶体管Tmux6的源极端子连接到第二通道ch2。将解释驱动具有该结构的MUX驱动器130的方法。首先，响应于作为用于平板显示装置的定时信号的帧同步信号Frame，在奇数帧和偶数帧中实现反转驱动。在一个示例中，对于奇数帧，第一MUX晶体管Tmux1至第三MUX晶体管Tmux3在正极性的情况下操作，并且第四MUX晶体管Tmux4至第六MUX晶体管Tmux6在负极性的情况下操作；而对于偶数帧，第一MUX晶体管Tmux1至第三MUX晶体管Tmux3与第四MUX晶体管Tmux4至第六MUX晶体管Tmux6在相反的极性的情况下操作。此外，顺序地输出高电平选通驱动信号Vg，并且在由一个选通驱动信号Vg限定的一个水平周期1H期间将数据电压施加到与一条水平线相对应的像素。在第一个1/3水平周期1/3H期间，在高电平下输入第一MUX信号Smux1至第四MUX信号Smux4，以分别将正向数据电压(+)和负向数据电压(-)施加到第一像素P1和第四像素P4。在下一个1/3水平周期期间，在高电平下输入第二MUX信号Smux2和第五MUX信号Smux5，以将正向数据电压(+)和负向数据电压(-)施加到第二像素P2和第五像素P5。在最后一个1/3水平周期期间，同样地将电压施加到第三像素P3和第六像素P6。在偶数帧中，虽然按照与奇数帧相同的顺序对像素进行充电，但是施加到像素的数据电压具有相反的极性。因此，在一个水平周期1H期间，每个通道ch1和ch2输出极性相同的电压，因此减小了电压摆幅。由于像素中的极性反转和功耗的降低，这使得充电时间减少。在下文中，将参照附图描述根据本发明的示例性实施方式的MUX驱动器的布线和电极结构。图5是根据本发明的示例性实施方式的平板显示装置的MUX驱动器的结构俯视平面图。参照图5，在根据本发明的平板显示装置的MUX驱动器130中，被施加了第一MUX信号至第六MUX信号的第一MUX信号线SL1至第六MUX信号线SL6并排地形成为一行，并且第一MUX信号线SL1至第六MUX信号线SL6分别连接到第一MUX晶体管Tmux1至第六MUX晶体管Tmux6的栅极11至栅极16。第一MUX晶体管Tmux1至第六MUX晶体管Tmux6的漏极和源极20至29连接到第一通道线CHL1和第二通道线CHL2以及第一数据线DL1至第六数据线DL6。第一数据线DL1至第六数据线DL6、第一MUX晶体管Tmux1至第六MUX晶体管Tmux6的漏极和源极20至29以及数据线DL1至DL6由相同的数据金属层形成，并且栅极11至16以及连接线31和32由相同的选通金属层形成。在下文中，将针对每个MUX晶体管详细地描述MUX驱动器130的结构。首先，第一MUX晶体管Tmux1包括栅极11、源极20和漏极21。栅极11延伸为穿过接触孔连接到第一MUX信号线SL1，并且源极20延伸为连接到第一数据线DL1。漏极21延伸为形成Π形，并且连接到随后将要描述的第三MUX晶体管Tmux3的漏极24并同时穿过接触孔连接到第一通道线CHL1。第一MUX晶体管Tmux1的漏极21也被用作第五MUX晶体管Tmux5的漏极21。也就是说，本发明的MUX晶体管具有两个相邻的晶体管共用一个电极的结构。第二MUX晶体管Tmux2包括栅极12、源极27和漏极26。栅极12延伸为穿过接触孔连接到第二MUX信号线SL2，并且源极27延伸为通过连接线31连接到第二数据线DL2。漏极26延伸为形成Π形，并且连接到第六MUX晶体管Tmux6的漏极29并同时穿过接触孔连接到第二通道线CHL2。第三MUX晶体管Tmux3包括栅极13、源极23和漏极24。栅极13延伸为穿过接触孔连接到第三MUX信号线SL3，并且源极23延伸为连接到第三数据线DL3。漏极24连接到第一通道线CHL1以及第一MUX晶体管Tmux1的漏极22。第四MUX晶体管Tmux4包括栅极14、源极25和漏极26。栅极14延伸为穿过接触孔连接到第四MUX信号线SL4，并且源极25延伸为连接到第四数据线DL4。漏极26延伸为形成Π形，并且连接到第六MUX晶体管Tmux6的漏极29并同时穿过接触孔连接到第二通道线CHL2。第五MUX晶体管Tmux5包括栅极15、源极22和漏极21。栅极15延伸为穿过接触孔连接到第五MUX信号线SL5，并且源极22延伸为通过连接线32连接到第五数据线DL5。漏极21连接到第一通道线CHL1，并同时被第一MUX晶体管Tmux1共用。第六MUX晶体管Tmux6包括栅极16、源极28和漏极29。栅极16延伸为穿过接触孔连接到第六MUX信号线SL6，并且源极28延伸为连接到第六数据线DL6。漏极29连接到第二通道线CHL2以及第四MUX晶体管Tmux4的漏极26。虽然参照附图中所示的示例性实施方式描述了本发明，但是这些示例性实施方式仅是示例。本领域技术人员应当理解的是，能够从本发明得到其它示例性实施方式的各种修改和等同物。