扫描驱动电路及具有该电路的平面显示装置的制作方法

本发明涉及显示技术领域，特别是涉及一种扫描驱动电路及具有该电路的平面显示装置。

背景技术：

目前的平面显示装置中采用扫描驱动电路，也就是利用现有薄膜晶体管平面显示器阵列制程将扫描驱动电路制作在阵列基板上，实现对逐行扫描的驱动方式。为降低生产制作成本，现有的扫描驱动电路都是采用左右双驱的模式，即在面板设计中左侧的扫描驱动单元控制左侧基数行扫描线逐行开启，右侧的扫描驱动单元控制右侧偶数行扫描线逐行开启，左、右两边按照扫描信号时序交替，这样一条扫描线由于单侧驱动，负载较大，而且远离扫描驱动信号输出端的信号延迟较为严重，面板左右两侧的电压就会存在差异，严重影响面板的显示质量。

一般的改善方式就是采用双向驱动，即一条扫描线由左侧与右侧的扫描驱动单元同时传输扫描驱动信号，这样一条扫描线就需要设置左右两个扫描驱动单元，而一般平面显示装置中设置诸多条扫描线，这将需要设计诸多扫描驱动单元，势必使得电路设计复杂，且占用空间，不利于平面显示装置的窄边框设计。

技术实现要素：

本发明主要解决的技术问题是提供一种扫描驱动电路及具有该电路的平面显示装置，以简化平面显示装置的电路，节省空间，利于平面显示装置的窄边框设计，且不影响平面显示装置的显示质量。

为解决上述技术问题，本发明采用的一个技术方案是：提供一种扫描驱动电路，所述扫描驱动电路包括分别设置在平面显示装置两侧的级联的多个扫描驱动单元，左右两侧的同一级扫描驱动单元连接相同的两条扫描线，每一所述扫描驱动单元包括：

输入电路，用于接收输入信号及第一时钟信号以对上拉控制信号点及下拉控制信号点进行充电；

锁存电路，连接所述输入电路，用于对从所述输入电路接收到的信号进行锁存；

复位电路，连接所述输入电路及所述锁存电路，用于对所述上拉控制信号点的电位进行清零复位；

输出电路，连接所述锁存电路，用于对第二时钟信号及从所述锁存电路接收到的锁存数据进行处理并产生扫描驱动信号；及

时钟控制电路，连接所述输出电路，用于通过第三时钟信号或第四时钟信号将所述输出电路产生的扫描驱动信号选择性的输出给第一扫描线或第二扫描线，来驱动对应的像素单元。

其中，所述输入电路包括第一反相器及第一时钟控制反相器，所述第一反相器的输入端连接所述第一时钟控制反相器的第二端及所述锁存电路并接收所述第一时钟信号，所述第一反相器的输出端连接所述第一时钟控制反相器的第一端及所述锁存电路，所述第一时钟控制反相器的输入端接收所述输入信号，所述第一时钟控制反相器的输出端连接所述复位电路及所述锁存电路。

其中，所述锁存电路包括第二反相器及第二时钟控制反相器，所述第二反相器的输入端连接所述第一时钟控制反相器的输出端、所述第二时钟控制反相器的输出端及所述复位电路，所述第二反相器的输出端连接所述第二时钟控制反相器的输入端及所述输出电路并接收下级级传信号，所述第二时钟控制反相器的第一端连接所述第一时钟控制反相器的第二端并接收所述第一时钟信号，所述第二时钟控制反相器的第二端连接所述第一时钟控制反相器的第一端及所述第一反相器的输出端。

其中，所述复位电路包括第一可控开关，所述第一可控开关的控制端接收复位信号，所述第一可控开关的第一端连接所述第一时钟控制反相器的输出端、所述第二时钟控制反相器的输出端及所述第二反相器的输入端，所述第一可控开关的第二端接收开启电压端信号。

其中，所述第一可控开关为P型薄膜晶体管，所述第一可控开关的控制端、第一端及第二端分别对应所述P型薄膜晶体管的栅极、漏极及源极。

其中，所述输出电路包括与非门及第三至第五反相器，所述与非门的第一输入端接收所述第二时钟信号，所述与非门的第二输入端连接所述第二时钟控制反相器的输入端及所述第二反相器的输出端，所述与非门的输出端连接所述第三反相器的输入端，所述第三反相器的输出端连接所述第四反相器的输入端，所述第四反相器的输出端连接所述第五反相器的输入端，所述第五反相器的输出端连接所述时钟控制电路。

其中，所述时钟控制电路包括第二至第五可控开关，所述第二可控开关的控制端连接所述第三可控开关的控制端并接收所述第三时钟信号，所述第二可控开关的第一端接收关闭电压端信号，所述第二可控开关的第二端连接所述第三可控开关的第一端及所述第一扫描线，所述第三可控开关的第二端连接所述第四可控开关的第一端及所述第五反相器的输出端，所述第四可控开关的控制端连接所述第五可控开关的控制端并接收所述第四时钟信号，所述第四可控开关的第二端连接所述第五可控开关的第一端及所述第二扫描线，所述第五可控开关的第二端接收所述关闭电压端信号。

其中，所述第二及第五可控开关为P型薄膜晶体管，所述第二及第五可控开关的控制端、第一端及第二端分别对应所述P型薄膜晶体管的栅极、漏极及源极；所述第三及第四可控开关为N型薄膜晶体管，所述第三及第四可控开关的控制端、第一端及第二端分别对应所述N型薄膜晶体管的栅极、漏极及源极。

为解决上述技术问题，本发明采用的另一个技术方案是：提供一种平面显示装置，所述平面显示装置包括如上述任一所述的扫描驱动电路。

其中，所述平面显示装置为LCD或OLED。

本发明的有益效果是：区别于现有技术的情况，本发明的扫描驱动电路通过在所述平面显示装置的左右两侧设置相同级数的级联的扫描驱动单元，并通过左右两侧同一级的扫描驱动单元连接相同的2条扫描线，以通过所述时钟控制电路将扫描驱动信号选择性的输出给该2条扫描线来驱动对应的像素单元，每一扫描驱动单元通过所述输入电路对上拉控制信号点及下拉控制信号点进行充电，通过所述锁存电路对信号进行锁存，通过所述输出电路产生扫描驱动信号及通过所述时钟控制电路将所述扫描驱动信号选择性的输出给第一或第二扫描线来驱动对应的像素单元，以此避免面板左右两侧的电压存在差异而影响面板的显示质量，而且简化了电路设计，节省了空间，利于平面显示装置的窄边框设计。

附图说明

图1及图2是现有技术中扫描驱动电路的驱动方式示意图；

图3是现有技术中扫描驱动电路的一个扫描驱动单元的电路图；

图4是图3的扫描驱动单元的扫描驱动信号波形图；

图5是图3的扫描驱动单元的扫描驱动信号的延迟波形图；

图6是本发明的扫描驱动电路的驱动方式示意图；

图7是本发明的扫描驱动电路的一个扫描驱动单元的电路图；

图8是图7中的时钟控制反相器的结构示意图；

图9是图7的扫描驱动单元的扫描驱动信号波形图；

图10是本发明的平面显示装置的示意图。

具体实施方式

请参阅图1，是现有的扫描驱动电路采用左右双驱模式的示意图，即在面板设计中左侧的扫描驱动单元控制左侧基数行扫描线逐行开启，右侧的扫描驱动单元控制右侧偶数行扫描线逐行开启，即某一条扫描线的开启是由一侧的扫描驱动单元传输扫描驱动信号。假设面板的分辨率为m×n，整个面板的扫描线条数为m条，则左侧扫描驱动单元的级数为m/2级，右侧扫描驱动单元的级数为m/2级，其中左侧的每一扫描驱动单元由时钟信号CK1及CK2控制，右侧的每一扫描驱动单元由时钟信号CK3及CK4控制，左、右两边按照扫描信号时序交替，这样一条扫描线由于单侧驱动，负载较大，而且远离扫描驱动信号输出端的信号延迟较为严重，面板左右两侧的电压就会存在差异，严重影响面板的显示质量。请参阅图2，是现有的扫描驱动电路采用双向驱动模式的示意图，即一条扫描线由左侧与右侧的扫描驱动单元同时传输扫描驱动信号，这样一条扫描线就需要设置左右两个扫描驱动单元，而一般平面显示装置中设置诸多条扫描线，这将需要设计诸多扫描驱动单元(如图3所示)，每一扫描驱动单元包括输入电路10、锁存电路20、复位电路30及输出电路40，这将使得平面显示装置中的电路设计复杂，且占用空间，不利于平面显示装置的窄边框设计。请继续参阅图4，图4是现有技术中扫描驱动单元的扫描驱动信号波形图。其中，Vgh是高电平，扫描驱动信号为高电平时，与之相连的薄膜晶体管导通，对应像素单元开启；Vgl为低电平，扫描驱动信号为低电平时，与之相连的薄膜晶体管截止，对应像素单元关闭。请继续参阅图5，从图5中可以看出图3的扫描驱动单元的扫描驱动信号的延迟情况，临近所述扫描线的A点处的扫描驱动信号基本无延迟，而远离所述扫描线的B点处的扫描驱动信号则延迟严重，这将使得面板左右两侧的电压存在差异，严重影响面板的显示质量。

请参阅图6，是本发明的扫描驱动电路的驱动方式示意图。从图6中可以看出，所述扫描驱动电路包括分别设置在平面显示装置两侧的级联的多个扫描驱动单元，左右两侧的同一级扫描驱动单元连接相同的两条扫描线，如左侧第一级扫描驱动单元与右侧第一级扫描驱动单元同时连接扫描线G1及G2，以控制扫描线G1及G2输出扫描驱动信号给对应的像素单元，这样既能避免面板左右两侧的电压存在差异而影响面板的显示质量，而且简化了电路设计，节省了空间，利于平面显示装置的窄边框设计。

请继续参阅图7，是本发明的扫描驱动电路的一个扫描驱动单元的电路图。在本实施例中，仅以一个扫描驱动单元为例进行说明。如图7所示，本发明的扫描驱动电路包括多个级联的扫描驱动单元，每一扫描驱动单元包括输入电路100，用于接收输入信号及第一时钟信号以对上拉控制信号点及下拉控制信号点进行充电；锁存电路200，连接所述输入电路100，用于对从所述输入电路100接收到的信号进行锁存；复位电路300，连接所述输入电路100及所述锁存电路200，用于对所述上拉控制信号点的电位进行清零复位；输出电路400，连接所述锁存电路200，用于对第二时钟信号及从所述锁存电路200接收到的锁存数据进行处理并产生扫描驱动信号；时钟控制电路500，连接所述输出电路400，用于通过第三时钟信号或第四时钟信号将所述输出电路400产生的扫描驱动信号选择性的输出给第一扫描线或第二扫描线，来驱动对应的像素单元。

所述输入电路100包括第一反相器U1及第一时钟控制反相器U11，所述第一反相器U1的输入端连接所述第一时钟控制反相器U11的第二端及所述锁存电路200并接收所述第一时钟信号，所述第一反相器U1的输出端连接所述第一时钟控制反相器U11的第一端及所述锁存电路200，所述第一时钟控制反相器U11的输入端接收所述输入信号，所述第一时钟控制反相器U11的输出端连接所述复位电路300及所述锁存电路200。

所述锁存电路200包括第二反相器U2及第二时钟控制反相器U22，所述第二反相器U2的输入端连接所述第一时钟控制反相器U11的输出端、所述第二时钟控制反相器U22的输出端及所述复位电路300，所述第二反相器U2的输出端连接所述第二时钟控制反相器U22的输入端及所述输出电路400并接收下级级传信号，所述第二时钟控制反相器U22的第一端连接所述第一时钟控制反相器U11的第二端并接收所述第一时钟信号，所述第二时钟控制反相器U22的第二端连接所述第一时钟控制反相器U11的第一端及所述第一反相器U1的输出端。

所述复位电路300包括第一可控开关T1，所述第一可控开关T1的控制端接收复位信号，所述第一可控开关T1的第一端连接所述第一时钟控制反相器U11的输出端、所述第二时钟控制反相器U22的输出端及所述第二反相器U2的输入端，所述第一可控开关T1的第二端接收开启电压端信号VGH。

在本实施例中，所述第一可控开关T1为P型薄膜晶体管，所述第一可控开关T1的控制端、第一端及第二端分别对应所述P型薄膜晶体管的栅极、漏极及源极。在其他实施例中，所述第一可控开关也可为其他类型的开关，只要能实现本发明的目的即可。

所述输出电路400包括与非门Y1及第三至第五反相器U3-U5，所述与非门Y1的第一输入端接收所述第二时钟信号，所述与非门Y1的第二输入端连接所述第二时钟控制反相器U22的输入端及所述第二反相器U2的输出端，所述与非门Y1的输出端连接所述第三反相器U3的输入端，所述第三反相器U3的输出端连接所述第四反相器U4的输入端，所述第四反相器U4的输出端连接所述第五反相器U5的输入端，所述第五反相器U5的输出端连接所述时钟控制电路500。

所述时钟控制电路500包括第二至第五可控开关T2-T5，所述第二可控开关T2的控制端连接所述第三可控开关T3的控制端并接收所述第三时钟信号，所述第二可控开关T2的第一端接收关闭电压端信号VGL，所述第二可控开关T2的第二端连接所述第三可控开关T3的第一端及所述第一扫描线，所述第三可控开关T3的第二端连接所述第四可控开关T4的第一端及所述第五反相器U5的输出端，所述第四可控开关T4的控制端连接所述第五可控开关T5的控制端并接收所述第四时钟信号，所述第四可控开关T4的第二端连接所述第五可控开关T5的第一端及所述第二扫描线，所述第五可控开关T5的第二端接收所述关闭电压端信号VGL。

在本实施例中，所述第二及第五可控开关T2、T5为P型薄膜晶体管，所述第二及第五可控开关T2、T5的控制端、第一端及第二端分别对应所述P型薄膜晶体管的栅极、漏极及源极；所述第三及第四可控开关T3、T4为N型薄膜晶体管，所述第三及第四可控开关T3、T4的控制端、第一端及第二端分别对应所述N型薄膜晶体管的栅极、漏极及源极。在其他实施例中，所述第二及第五可控开关也可为其他类型的开关，只要能实现本发明的目的即可。

请参阅图8，是图7中所述时钟控制反相器的结构示意图，所述时钟控制反相器的结构为现有技术，因此在此不再详细赘述。

在本实施例中，所述第一时钟信号为时钟信号CK1，所述第二时钟信号为时钟信号CK2，所述第三时钟信号为时钟信号XCK1，所述第四时钟信号为时钟信号XCK2，所述输入信号为输入信号IN，所述下级级传信号为下级级传信号NEXT，所述复位信号为复位信号Reset，所述上拉控制信号点为上拉控制信号点Q，所述下拉控制信号点为下拉控制信号点P，所述第一扫描线为扫描线Gn1，所述第二扫描线为扫描线Gn2。

请参阅图9，是本发明扫描驱动单元的扫描驱动信号波形图。根据图6至图9可以得到所述扫描驱动电路的工作原理如下：下面以一个扫描驱动单元为例进行说明。当所述第一时钟信号CK1及输入信号IN均为高电平时，所述与非门Y1的第二输入端接收高电平信号，此时所述第二时钟信号CK2为高电平，所述与非门Y1输出低电平，所述低电平经过所述第三至第五反相器U3-U5后变为高电平提供给Pn点；此时，当所述第三时钟信号XCK1为低电平且所述第四时钟信号XCK2为高电平时，则所述第二可控开关T2及所述第四可控开关T4导通，所述第三可控开关T3及所述第五可控开关T5截止，所述关闭电压端信号VGL输出低电平信号给所述第一扫描线Gn1，以控制对应像素单元关闭，同时所述Pn点输出高电平信号给所述第二扫描线Gn2，以控制对应像素单元开启。

此时，当所述第三时钟信号XCK1为高电平且所述第四时钟信号XCK2为低电平时，则所述第三可控开关T3及所述第五可控开关T5导通，所述第二可控开关T2及所述第四可控开关T4截止，所述关闭电压端信号VGL输出低电平信号给所述第二扫描线Gn2，以控制对应像素单元关闭，同时所述Pn点输出高电平信号给所述第一扫描线Gn1，以控制对应像素单元开启，从而实现通过所述第三时钟信号XCK1及所述第四时钟信号XCK2将所述扫描驱动信号选择性的输出给所述第一扫描线Gn1或第二扫描线Gn2来控制对应的像素单元。

当所述第一时钟信号CK1及输入信号IN其中一个为低电平且另一个为高电平或者所述第一时钟信号CK1及输入信号IN均为低电平时，所述与非门Y1的第二输入端接收低电平信号，此时无论所述第二时钟信号CK2为高电平或低电平，所述与非门Y1均输出高电平，所述高电平经过所述第三至第五反相器U3-U5后变为低电平提供给Pn点，此时，无论所述第三时钟信号XCK1及所述第四时钟信号XCK2为高电平或低电平，则所述第一扫描线Gn1及所述第二扫描线Gn2均接收低电平信号，以控制对应像素单元关闭。其余扫描驱动单元的工作原理与上述相同，在此不再赘述。

请参阅图10，为本发明一种平面显示装置的示意图。所述平面显示装置包括前述的扫描驱动电路，所述平面显示装置的左右两侧分别设置相同级数的级联的扫描驱动单元，且左右两侧的同一级的扫描驱动单元连接相同的两条扫描线，以通过所述第三时钟信号及所述第四时钟信号将所述扫描驱动信号选择性地输出给第一扫描线或第二扫描线来驱动对应的像素单元。其中，设置在所述平面显示装置的左侧与右侧的扫描驱动单元均相同，且左侧的每一扫描驱动单元与右侧的每一扫描驱动单元均通过第一时钟信号CK1及第二时钟信号CK2来控制，而不用像现有技术中需要在左侧的扫描驱动单元中设置时钟信号CK1及CK2且在右侧的扫描驱动单元中设置时钟信号CK3及CK4。所述平面显示装置为LCD或OLED。

本发明的扫描驱动电路通过在所述平面显示装置的左右两侧设置相同级数的级联的扫描驱动单元，并通过左右两侧同一级的扫描驱动单元连接相同的2条扫描线，以通过所述时钟控制电路将扫描驱动信号选择性的输出给该2条扫描线来驱动对应的像素单元，每一扫描驱动单元通过所述输入电路对上拉控制信号点及下拉控制信号点进行充电，通过所述锁存电路对信号进行锁存，通过所述输出电路产生扫描驱动信号及通过所述时钟控制电路将所述扫描驱动信号选择性的输出给第一或第二扫描线来驱动对应的像素单元，以此避免面板左右两侧的电压存在差异而影响面板的显示质量，而且简化了电路设计，节省了空间，利于平面显示装置的窄边框设计。

以上所述仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。