本发明涉及一种显示面板，尤其涉及一种显示面板中移位暂存器以及移位暂存器的驱动方法。
背景技术
为节省成本，液晶显示面板的产业已经广泛采用阵列基板型驱动技术(gatedriveronarray；goa)。传统液晶显示面板的技术需仰赖源极驱动芯片(sourceic)及栅极驱动芯片(gateic)来进行驱动，前者控制电压来传输信号，后者以晶体管当作开关来控制及决定透光量。
阵列基板型驱动技术就是舍弃传统的栅极驱动芯片，取而代之的是将栅极驱动电路结构直接制做在显示面板的玻璃基板上，由于栅极驱动电路结构是利用曝光显影方式，在玻璃基板边缘产生多个移位暂存器的逻辑电路，所以无论是材料或是制造流程上，皆能藉此达到降低成本的效果，并且还能达到缩减液晶显示器边框的效果。
阵列基板型驱动技术的原理是从汤普森(thompson)电路基础上所发展出来的，为求驱动效果顺畅，通常会在工作点(quiescentpoint)进行预充，以达到较高电平的电压准位，使得后续能跟时钟信号耦合成理想的信号波型，藉此，当晶体管的开关打开时，栅极线路所需的栅级扫描信号得以顺利传递。
此外，针对显示面板中一个画素单元充电的充电时间，在信号结束时会有一段防错充时间(gatetf)来拉低高电平的电压准位，这段防错充时间则是越小越好。
因此，如何在拉低栅级扫描信号的同时，能够尽量减少防错充时间，改善拖尾现象,藉以增加充电时间，已成为本领域技术人员欲解决的问题之一。
技术实现要素：
本发明提出一种移位暂存器、显示面板、以及移位暂存器的驱动方法，在栅级扫描信号结束的同时，可以辅助对工作点进行充电，藉此能够尽量减少防错充时间，改善拖尾现象,并可增加充电时间。
本发明的一实施例提出一种移位暂存器，用于阵列基板型驱动技术(gatedriveronarray；goa)的显示面板。所述显示面板具有多个级联的移位暂存器，以多个移位暂存器中的第n个移位暂存器而言，n为大于2的正整数，所述第n个移位暂存器接收前级的栅级信号，以传送这一级的栅级扫描信号gn至相对应的第n个栅极线路，其中所述第n个移位暂存器的工作点具有工作点电压信号qn。所述移位暂存器包括输出模块、以及下拉反馈电路。
所述输出模块用于接收时钟信号ckn以及前级的栅级信号，以产生栅级扫描信号gn传送予所述栅极线路。
所述下拉反馈电路为一种反馈下拉功能的模块，包含第一开关、及第二开关。
所述第一开关的第一端电性耦接工作点电压信号qn，所述第一开关的第二端电性耦接后级的栅级扫描信号。第一开关的控制端接收后级的工作点电压信号作为反馈信号，以将工作点电压qn拉低电平至后级的栅级扫描信号。
所述第二开关的第一端电性耦接第n个栅极线路的栅级扫描信号gn，所述第二开关的第二端电性耦接低预设电位vss。第二开关的控制端接收后级的栅级扫描信号作为反馈信号，以将第n个栅极线路的栅级扫描信号gn拉低电平至低预设电位vss。
在本实施例中，所述输出模块还可进一步包括第三开关、及第四开关，所述第三开关的控制端接收工作点电压信号qn后，接收时钟信号ckn并传送后级的栅极线路所需的栅级信号，第四开关的控制端接收工作点电压信号qn后，接收时钟信号ckn并传送栅级扫描信号gn予第n个栅极线路。
所述移位暂存器还可进一步包括第五开关，所述第五开关用于接收前级的栅级信号，并根据前级的栅级信号，生成所述移位暂存器的工作点电压。
若所述移位暂存器具有8级时钟信号，也就是所述级联的移位暂存器以8个移位暂存器为一个循环，所述第一开关的控制端电性耦接后级的工作点电压信号为后四级的工作点电压信号qn+4，所述第二开关的控制端电性耦接后级的栅级扫描信号为后四级的栅级扫描信号gn+4，所述第一开关的第二端电性耦接后级的栅级扫描信号为后二级的栅级扫描信号gn+2。
本发明的另一实施例提出一种显示面板，包括：基板、多个栅极线路以及多个级联的移位暂存器。所述基板上设置多个像素单元和对应多个像素单元的多个主动开关；多个栅极线路设置于所述基板上，并延伸至所述多个像素单元；所述多个级联的移位暂存器设置于所述基板上，分别电性耦接所述多个栅极线路，所述移位暂存器接收前级的栅级信号，以通过栅极线路传送栅级扫描信号。其中，所述移位暂存器具有工作点电压信号，且所述移位暂存器包括下拉反馈电路。所述下拉反馈电路包括：第一开关及第二开关。所述第一开关的控制端接收后级的工作点电压信号作为反馈信号，以将工作点电压拉低电平至后级的栅级扫描信号；所述第二开关的控制端接收后级的栅级扫描信号作为反馈信号，以将所述栅极线路的栅级扫描信号拉低电平至低预设电位。
在一个实施例中，所述移位暂存器具有8级时钟信号，也就是所述级联的移位暂存器以8个移位暂存器为一个循环，所述第一开关的控制端电性耦接后级的工作点电压信号为后四级的工作点电压信号qn+4，所述第二开关的控制端电性耦接后级的栅级扫描信号为后四级的栅级扫描信号gn+4，所述第一开关的第二端电性耦接后级的栅级扫描信号为后二级的栅级扫描信号gn+2。
此外，本发明的另一实施例提出一种移位暂存器的驱动方法，用于阵列基板型驱动技术的显示面板，所述显示面板具有多个级联的移位暂存器，以多个级联的移位暂存器中的第n个移位暂存器为例，n为大于2的正整数，所述第n个移位暂存器接收前级的栅级信号，以通过所对应的第n个栅极线路传送栅级扫描信号gn，其中，所述第n个移位暂存器具有工作点电压信号qn。所述驱动方法包括下列步骤：
接收时钟信号ckn以及前级的栅级信号，以产生栅级扫描信号gn传送予所述栅极线路；
接收后级的工作点电压信号作为反馈信号；
将工作点电压拉低电平至后级的栅级扫描信号；
接收后级的栅级扫描信号作为反馈信号；以及
将第n个栅极线路的栅级扫描信号gn拉低电平至低预设电位vss。
进一步说明，所述移位暂存器包含第一开关及第二开关，第一开关与第二开关分别具有控制端、第一端、及第二端。所述驱动方法进一步包含下列步骤：
所述第一开关的第一端接收所述工作点电压信号qn；
所述第一开关的控制端接收后级的工作点电压信号作为反馈信号；
所述第一开关的第二端将所述工作点电压拉低电平至后级的栅级扫描信号；
所述第二开关的第一端接收所述栅级扫描信号gn；
所述第二开关的控制端接收后级的栅级扫描信号作为反馈信号；以及
所述第二开关的第二端将所述栅级扫描信号gn拉低电平至所述低预设电位vss。
本发明实施例的一种移位暂存器、显示面板、以及移位暂存器的驱动方法，利用移位暂存器中下拉反馈电路所改善的第一开关，在栅级扫描信号结束的同时，可以辅助对工作点进行充电，藉此能够尽量减少防错充时间，改善拖尾现象,并可增加充电时间。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举具体实施例，并配合附图,详细说明如下。
附图说明
所包括的附图用来提供对本申请实施例的进一步的理解，其构成了说明书的一部分，用于例示本申请的实施方式，并与文字描述一起来阐释本申请的原理。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。在附图中：
图1是根据本发明第一实施例的显示装置的示意图。
图2是根据本发明第一实施例的时序控制模块与栅极移位暂存器的关联示意图。
图3是根据本发明第一实施例的时钟信号三种准位的示意图。
图4是根据本发明第一实施例的各种信号的准位的波形示意图。
图5是根据本发明第一实施例的电平调整方法的流程图。
图6是根据本发明第二实施例的显示装置的示意图。
图7是根据本发明第二实施例的移位暂存器实施例的示意图。
图8是根据本发明第二实施例的各种信号的准位的波形示意图。
图9是根据本发明第二实施例的驱动方法的流程图。
图10是图9所示的驱动方法的进一步实施例的流程图。
具体实施方式
这里所公开的具体结构和功能细节仅仅是代表性的，并且是用于描述本发明的示例性实施例的目的。但是本发明可以通过许多替换形式来具体实现，并且不应当被解释成仅仅受限于这里所阐述的实施例。
在本发明的描述中，需要理解的是，术语“中心”、“横向”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或组件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。另外，术语“包括”及其任何变形，意图在于覆盖不排他的包含。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个组件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
这里所使用的术语仅仅是为了描述具体实施例而不意图限制示例性实施例。除非上下文明确地另有所指，否则这里所使用的单数形式“一个”、“一项”还意图包括复数。还应当理解的是，这里所使用的术语“包括”和/或“包含”规定所陈述的特征、整数、步骤、操作、单元和/或组件的存在，而不排除存在或添加一个或更多其他特征、整数、步骤、操作、单元、组件和/或其组合。
本发明的第一实施例提出一种时序控制模块，用于显示装置中，所述显示装置还包括显示面板，所述显示面板中具有如多个的多个级联的栅极线路，且采用了阵列基板型驱动技术(gatedriveronarray；goa)，所述显示面板上设置亦对应具有多个级联的栅极移位暂存器。在某些实施例中，显示面板例如为液晶显示面板、oled显示面板、qled显示面板、曲面显示面板或其他显示面板。
请参照图1，图1是本发明显示装置的示意图。显示装置包括显示面板10以及时序控制模块30，所述显示面板10包括多个级联的栅极线路32，且采用了阵列基板型驱动技术(gatedriveronarray；goa)，显示面板10上还设置有多个级联的栅极移位暂存器14，多个级联的栅极移位暂存器14分别耦接多个级联的栅极线路32。
图中显示面板10仍具有源极驱动芯片12，但阵列基板型驱动技术不使用栅极驱动芯片，取而代之的是如图将栅极移位暂存器14直接设置在玻璃基板上。以多个级联中的第n个栅极线路32而言，第n个栅极移位暂存器14产生这一级的栅级扫描信号gn来驱动第n个栅极线路32。
所述时序控制模块30可以装设在基板或电路板上，分别电性耦接源极驱动芯片12以及栅极移位暂存器14，并对源极驱动芯片12以及栅极移位暂存器14进行信号的时序控制。针对栅极移位暂存器14而言，时序控制模块30可以产生栅极移位暂存器14所需这一级的时钟信号ckn，以后续使栅极移位暂存器14对栅极线路32产生栅级扫描信号gn。
在本实施例中，时序控制模块30用于控制栅极移位暂存器14所需的信号。配合图1请进一步请参照图2，图2是本发明时序控制模块30与栅极移位暂存器14的关联示意图。
所述时序控制模块30包括时序控制电路(timingcontroller；tcon)3002、以及电平转移电路(levelshifteric)3004。所述栅极移位暂存器(shiftregister)14用于接收前一级或前级的栅级信号，以产生这一级的栅级扫描信号，并产生下一级或后级所需的栅级信号，所述栅极移位暂存器更包括下拉维持模块58、控制模块56、输入模块50、输出模块52、以及下拉反馈电路54。所述输入模块50与所述输出模块52及所述下拉维持模块58电性耦接于工作点nq，所述输出模块52进一步电性耦接至所述时序控制模块30，并与所述下拉反馈电路54及下拉维持模块58一并电性耦接至对应的一个所述栅极线路32以输出栅极扫描信号gn(图示例中为g4，表示此栅极移位暂存器是第4级栅极移位暂存器)，所述下拉反馈电路54、所述下拉维持模块58以及所述控制模块56接收所述低预设电平vss，且所述控制模块56电性耦接至所述下拉维持模块58。
针对第n个栅极线路32，所述时序控制电路3002用于对所述第n个栅极移位暂存器14产生这一级的时钟信号ckn，以后续栅极移位暂存器14对栅极线路32产生这一级的栅级扫描信号gn。图示例中是所述时序控制电路3002对所述第4个栅极移位暂存器14产生时钟信号ck4，使后续栅极移位暂存器14对栅极线路32产生栅级扫描信号g4。所述电平转移电路3004用于对时钟信号产生三种准位的电平，所述三种准位分别是低预设电平、高电平、以及过低预设电平。其中，所述三种准位依电平自高而低依序为高电平、低预设电平、过低预设电平。
所述输入模块50用于接收前二级的栅级信号f(n-2)，并根据前二级的栅级信号f(n-2)，生成所述栅级移位暂存器14中工作点nq的工作点电压信号qn，此工作点电压会被预充成为预充电平。在图示例中，前二级的栅级信号f(n-2)为f2，工作点电压信号qn为q4，时钟信号ckn为ck4。所述输入模块50进一步包括第五开关48a，所述第五开关48a用于接收前二级的栅级信号fn-2，并根据前二级的栅级信号，对移位暂存器14的工作点nq生成所述移位暂存器14的工作点电压。
所述输出模块52用于接收时钟信号ckn以及所述预充电平，并使所述时钟信号ckn与预充电平耦合，成为所述工作点电压信号qn。在图示例中，工作点电压信号qn为工作点电压信号q4，时钟信号ckn为时钟信号ck4。
后续，并根据耦合后的工作点电压信号qn与所述时钟信号ckn，对栅极线路32输出栅极扫描信号gn。图示例中是根据工作点电压信号q4与所述时钟信号ck4，对栅极线路32输出栅极扫描信号g4。此外，所述输出模块52并可产生后二极的栅级移位暂存器所需的本级栅极信号fn(图示例中为f4)。
在本实施例中，所述输出模块52进一步包括第三开关44a及第四开关46a，所述第三开关44a的控制端接收工作点电压信号qn后，接收时钟信号ckn并传送后级的栅极线路32所需的栅级信号fn。第四开关46a的控制端接收工作点电压信号qn及时钟信号ckn，并传送栅级扫描信号gn予第n个栅极线路32。
所述下拉反馈电路54电性耦接栅极线路32，所述下拉反馈电路54接收后四级的栅极扫描信号gn+4(图示例中为g8)后，会将所述栅极扫描信号g4下拉至低预设电平vss。所述下拉反馈电路54包括第一开关40a及第二开关42a。所述第一开关40a及第二开关42a的控制端接收后四级的栅极扫描信号g(n+4)，所述第一开关40a的第一端接收工作点电压信号qn，所述第一开关40a的第二端电性耦接低预设电平vss。第一开关40a根据后四级的栅极扫描信号gn+4，将工作点电压qn拉低电平至低预设电平vss。所述第二开关42a的第一端接收第n个栅极线路32的栅级扫描信号gn，所述第二开关42a的第二端接收低预设电平vss。第二开关42a根据后四级的栅级扫描信号gn+4，将第n个栅极线路32的栅级扫描信号gn拉低电平至低预设电平vss。
在下拉柵極掃描信號g4的過程中，由於時鐘信號ck4是位於前述的過低預設電位，所以柵極掃描信號g4會自高電位被往過低預設電位下拉。由於高電位到過低預設電位的電位差大於高電位到低預設電位的電位差，因此柵極掃描信號g4被從高電位往過低預設電位下拉的速度，會比柵極掃描信號g4被從高電位往低預設電位下拉的速度還快。也就是說，受时钟信号ck4位於过低预设电平的影响，柵極掃描信號g4的放电速度會變得更快，因此能够减少防错充时间。
补充说明的是，前述的第一开关40a、第二开关42a、第三开关44a、第四开关46a、及第五开关48a，都可以是晶体管开关。
藉此，利用电平转移电路3004对时钟信号产生三种准位的电平，可以在下拉反馈电路54拉低栅极扫描信号g4的同时，藉由时钟信号中高电平与过低预设电平间更大的压差，使得放电更快，能够尽量减少防错充时间,改善拖尾现象,并藉以增加充电时间。
此外，所述控制模块56电性耦接所述下拉维持模块58以及低预设电平vss，用于产生正确的时序来控制所述下拉维持模块58。所述下拉维持模块58电性耦接低预设电平vss，受控制模块56的控制后，用于消除所述栅级移位暂存器14中工作点电压的杂讯。
配合图2进一步请参照图3，图3是本发明时钟信号三种准位的示意图。所述三种准位分别是低预设电平v1、高电平v2、以及过低预设电平v3。其中，所述三种准位依电平自高而低依序为高电平v2、低预设电平v1、过低预设电平v3。
当驱动所述栅极线路32的时钟信号ckn产生前，所述电平转移电路3004控制信号的电平以产生低预设电平v1。此时的时钟信号ckn是无效的信号，可以类似于低预设电平vss，以栅极移位暂存器14而言，是当作无效的时钟信号ckn。
当驱动所述栅极线路32的时钟信号ckn产生时，所述电平转移电路3004控制信号的电平以产生高电平v2。此时的时钟信号ckn对栅极移位暂存器14来说是有效的时钟信号ckn，可以触动栅极移位暂存器14产生栅极扫描信号gn，以后续驱动栅极线路32。
当所述时钟信号ckn产生后并要结束所述时钟信号ckn时，所述电平转移电路3004控制信号的电平以产生过低预设电平v3。藉此，时钟信号ckn的准位自高电平v2降至过低预设电平v3，可以使得对栅极线路32输出栅极扫描信号gn的压差更大,因此放电会更快,可以改善拖尾现象。后续，时钟信号ckn的准位再略为提升至低预设电平v1，以准备下一次有效的时钟信号再生。
在一个实施例中，因为整个时钟信号的波形具有三种准位的电平，所以所述时钟信号ckn中高电平v2的占空比需小于1/3，才能在一个周期性的波形单位中，除了兼具有效信号高电平v2的时钟信号ckn与过低预设电平v3的时钟信号ckn之外，还能容许足够时间长度的低预设电平v1的时钟信号ckn。
其中，也可以设计使所述时钟信号ckn的高电平v2电平的单位时间长度，等于所述过低预设电平v3电平的单位时间长度，如此，时钟信号ckn中高电平v2电平的占空比就必须小于1/3，低预设电平v1的时间长度才能超过前述的单位时间长度，也才能有足够时间长度的低预设电平v1存在。
因为在时钟信号ckn中，高电平v2与过低预设电平v3间具有更大的压差，所以在栅极线路32的栅级扫描信号gn被拉低的同时,使得放电会更快,而能够尽量减少防错充时间,也因此，可以改善拖尾现象，并能增加充电时间。
请参照图4，图4是本发明各种信号的准位的波形示意图。每个信号会有高低不同的电平，也就是高电平的电压值可以代表有效的信号。图示依旧是以8ck时钟信号的实施例来说明，时钟信号ckn分别为ck1、ck2、ck3、ck4、ck5、ck6、ck7、ck8，波形分别如图所示。
每一个时钟信号都有三种准位的电平，分别是低预设电平v1、高电平v2、以及过低预设电平v3。以时钟信号ck4而言，时钟信号ck4为高电平v2，对栅极移位暂存器14而言为有效的信号，拉下时钟信号时准位是直接降至过低预设电平v3，压差更大,因此放电会更快。后续，再回到低预设电平v1，以准备做下一次的时钟信号ckn的产生。
工作点电压信号q4是已经对时钟信号ck4预充所耦合成较理想的波形，以便顺利拉高至高电压准位，有效率的打开晶体管开关，而使栅极扫描信号g4顺利传递至栅极线路32。
但是，在栅极扫描信号g4结束之时，并非能立刻自高电平v2拉下至低预设电平v1，所述栅极扫描信号g4后面会有防错充时间tf，意即出现拖尾的现象。由于本发明中，时钟信号ck4的高电平v2与过低预设电平v3间的压差更大,因此使栅极线路32放电会更快，致使栅极扫描信号g4被拉下时，防错充时间tf可以缩短，进而改善拖尾现象，并能增加充电时间。
此外，本发明的利另一实施例提出一种显示装置，所述显示装置包括显示面板10以及时序控制模块30，所述显示面板10是采用阵列基板型驱动技术，所述时序控制模块30进一步包括所述时序控制电路3002、以及所述电平转移电路3004。所述显示面板10中设置有多个级联的栅极线路32，所述显示面板10上还设置有多个级联的栅极移位暂存器14，所述多个级联的栅极移位暂存器14分别耦接多个级联的栅极线路32。所述显示面板10通过时序控制电路3002，来对所述多个级联中的第n个栅极移位暂存器14产生时钟信号ckn，以后续使栅极线路32产生栅极扫描信号gn。显示装置中的各电路可以是上述实施例中相对应的电路，各电路的操作方法及效果也与上述实施例类似，在此不再赘述。
补充说明的是，所述时钟信号ckn中高电平v2的占空比为小于1/3。特别是当所述时钟信号ckn的高电平v2的电平具有单位时间长度，所述过低预设电平v3的电平亦具有相同的单位时间长度时，也就是所述时钟信号ckn高电平v2的单位时间长度等于所述过低预设电平v3的单位时间长度时，所述高电平v2的时钟信号ckn的占空比需小于1/3，低预设电平v1的时间长度才能超过前述的单位时间长度，也才能有足够时间长度的低预设电平v1存在。
综上所述，本实施例的时序控制模块、电位转移电路、以及时钟信号的电平调整方法，利用电位转移电路对时钟信号产生三种准位的电平，可以在拉低栅级扫描信号gn的同时，藉由时钟信号ckn中高电位与过低预设电位之间更大的压差，使得栅极线路放电会更快，能够尽量减少栅级扫描信号gn的防错充时间tf,改善栅级扫描信号gn的拖尾现象,并增加充电时间。
请参照图5，图5是本发明电平调整方法的流程图。本发明的利另一实施例提出一种时钟信号的电平调整方法，所述电平调整方法用于显示装置中，所述显示装置包括显示面板10，所述显示面板10中设多个级联的栅极线路32，且采用了阵列基板型驱动技术，所述显示面板10上亦对应设置有多个级联的栅极移位暂存器14。所述电平调整方法包括下列步骤：
步骤s01：对所述多个级联中的第n个栅极移位暂存器14产生时钟信号ckn，进而使栅极移位暂存器14对第n个栅极线路32产生栅极扫描信号gn。
接着，产生三种准位的电平中的一种准位，所述三种准位分别是低预设电平v1、高电平v2、以及过低预设电平v3。其中，所述三种准位依电平自高而低依序为高电平v2、低预设电平v1、过低预设电平v3。
步骤s02：当驱动所述栅极线路32的时钟信号ckn产生前，所述电平转移电路3004控制信号的电平以产生低预设电平v1。
步骤s03：当驱动所述栅极线路32的时钟信号ckn产生时，所述电平转移电路3004控制信号的电平以产生高电平v2。
步骤s04：当驱动所述栅极线路32的时钟信号ckn产生后，所述电平转移电路3004控制信号的电平以产生过低预设电平v3。后续，信号的准位再略为提升至低预设电平v1，以准备下一次时钟信号再生。
由步骤s03的高电平v2改变为步骤s04的过低预设电平v3时，高电平v2与过低预设电平v3之间的压差，较高电平v2直接进入低预设电平v1之间的压差更大,因此栅极线路32放电会更快，致使防错充时间tf可以缩短，进而有效的改善拖尾现象。
综上所述，本发明实施例的时序控制模块30、显示装置、以及时钟信号的电平调整方法，利用电平转移电路3004对时钟信号产生三种准位的电平，可以在拉低栅级扫描信号gn的同时，藉由时钟信号ckn中高电平v2与过低预设电平v3之间更大的压差，使得栅极线路32放电会更快，能够尽量减少栅级扫描信号gn的防错充时间tf,改善栅级扫描信号gn的拖尾现象,并藉以增加充电时间。
请参照图6，图6是根据本发明的第二实施例的显示面板的示意图。本实施例提出的移位暂存器14，用于阵列基板型驱动技术(gatedriveronarray；goa)的显示面板10，所述显示面板10具有基板15、显示区结构16、多个栅极线路32、以及多个级联的移位暂存器14，显示区结构16设置于所述基板15上，多个栅极线路32亦设置于所述基板15上，并延伸至所述显示区结构16中，所述多个移位暂存器14亦设置于所述基板15上，与显示区结构16相邻，并分别电性耦接所述多个栅极线路32。进一步说明，所述显示区结构16则可包含矩阵排列的像素单元(图未示)，对应像素单元而于像素单元中会设置主动开关(图未示)，所述栅极线路32即会延伸至多个像素单元，并与主动开关耦接。
图中显示面板10仍具有源极驱动芯片12，但阵列基板型驱动技术不采用栅极驱动芯片，取而代之的是如图将移位暂存器14直接设置在玻璃基板上来作为驱动栅极线路32的电路。每一个移位暂存器14会接收前级的栅级信号，以通过栅极线路32传送栅级扫描信号。
图7是本实施例的移位暂存器的示意图。以第n个级联的移位暂存器14为例说明，n为大于2的正整数，所述第n个移位暂存器14接收前二级的栅级信号fn-2，以通过第n个栅极线路32传送栅级扫描信号gn，其中所述第n个移位暂存器14中的工作点(quiescentpoint)nq具有工作点电压信号qn。在本实施例中针对第n个移位暂存器14说明，其中的电路连接关系及操作方式与前述图2中的电路连接关系及操作方式大致相同，在此不多加赘述。本实施例与图2所示的实施例的其中一个不同点在于，原本接收后四级的栅极扫描信号gn+4的下拉反馈电路54，还进一步接收了后四级的工作点电压信号qn+4以及后二级的栅级扫描信号gn+2。
如图是一个8时钟信号的实施例，为了对第n条栅极线路32产生栅极扫描信号gn，移位暂存器14会接收前二级的栅级信号fn-2以及本级的时钟信号ckn来产生所要的工作点电压信号qn以及栅级扫描信号gn。
但是，当时钟信号ckn产生后，会对栅极线路32充电产生栅级扫描信号gn，而后当栅级扫描信号gn要结束的同时，栅级扫描信号gn由高电平的准位转为低预设电平vss的准位，此时，在晶体管开关中，栅级扫描信号gn的一端会对时钟信号ckn的一端进行放电动作,栅级扫描信号gn波形在拉低时并无法立即拉下，会有一段防错充时间tf，而出现所谓拖尾现象。
因此，在本实施例中藉由改善移位暂存器14来改善问题。所述移位暂存器14中的输入模块50用于接收前二级的栅级信号fn-2，并根据前级的栅级信号fn-2，生成所述移位暂存器14中工作点nq的工作点电压。
所述输入模块50进一步包括第五开关48b，所述第五开关48b用于接收前二级的栅级信号fn-2，并根据前二级的栅级信号，对移位暂存器14的工作点nq生成所述移位暂存器14的工作点电压。
来自所述输入模块50的工作点电压，会预充并与时钟信号ckn耦合成工作点电压信号qn。所述输出模块52用于接收时钟信号ckn以及工作点电压信号qn，以产生后级移位暂存器14所需要的栅级信号fn，并且产生所述栅极线路32所需要的栅级扫描信号gn。
进一步说明，所述输出模块52进一步包括第三开关44b、及第四开关46b，所述第三开关44b的控制端接收工作点电压信号qn后，接收时钟信号ckn并传送后级的栅极线路32所需的栅级信号fn。第四开关46b的控制端接收工作点电压信号qn后，接收时钟信号ckn并传送栅级扫描信号gn予第n个栅极线路32。
所述下拉反馈电路54为一种反馈下拉功能的模块，包括第一开关40b、及第二开关42b。所述第一开关40b的控制端接收后四级的工作点电压信号qn+4，所述第一开关40b的第一端接收工作点电压信号qn，所述第一开关40b的第二端接收后二级的栅级扫描信号gn+2。第一开关40b的控制端接收后四级的工作点电压信号qn+4作为反馈信号，以将工作点电压qn拉低电平至后二级的栅级扫描信号gn+2。
所述第二开关42b的控制端接收后四级的栅级扫描信号gn+4，所述第二开关42b的第一端接收第n个栅极线路32的栅级扫描信号gn，所述第二开关42b的第二端接收低预设电平vss。第二开关42b的控制端接收后四级的栅级扫描信号gn+4作为反馈信号，以将第n个栅极线路32的栅级扫描信号gn拉低电平至低预设电平vss。
所述第一开关40b，不使用栅级扫描信号gn+4当作控制端信号，取而代之是使用工作点电压信号qn+4当作控制端信号，并且不是下拉至低预设电平vss，而是改变成接收栅级扫描信号gn+2的准位，因此，利用移位暂存器14中下拉反馈电路54所改善的第一开关40b，在栅级扫描信号gn结束时，可以辅助对工作点nq进行充电以维持甚或抬高工作点nq的电平，藉此能够尽量减少防错充时间，改善拖尾现象,并可增加充电时间。
补充说明的是，前述的第一开关40b、第二开关42b、第三开关44b、第四开关46b、及第五开关48b，都可以是晶体管开关。
此外，图6所示的显示面板10可以采用前述实施例所提供的移位暂存器，其运作方式已经描述于前，在此不再重复。
请参阅图8，图8是本发明第二实施例的各种信号的准位的波形示意图。每个信号会有高低不同的电平，也就是高电平的电压值可以代表有效的信号。图示依旧是以8ck时钟信号的实施例来说明，时钟信号ckn分别为ck1、ck2、ck3、ck4、ck5、ck6、ck7、ck8，波形依时序分别如图所示。
若为n＝4的移位暂存器14实施例，工作点电压信号q4是已经对时钟信号ck4预充所耦合成较理想的波形，以便顺利拉高至高电压准位，有效率的打开晶体管开关，而使栅极扫描信号g4顺利传递至栅极线路32。
后续，藉由工作点电压信号q8产生于第一开关40b的控制端，能将工作点电压信号q4下拉至栅极扫描信号g6的波形，形成一个理想的工作点电压信号q4波形。再后续，藉由栅级扫描信号gn8产生于第二开关42b的控制端，而能将工作点电压信号q4以及栅极扫描信号g4下拉至低预设电平vss，就此完全结束工作点电压信号q4。
但是，在时序单位t1栅极扫描信号g4产生时，是以时钟信号ck4高电平的准位，由四开关46b的第一端对第四开关46b的第二端，向栅极线路32充电为栅级扫描信号g4。在栅极扫描信号g4结束时，时钟信号ck4由高转低准位，此时第四开关46b的第二端会对第一端进行放电动作，使得栅极扫描信号g4出现防错充时间tf，而出现所谓拖尾现象。
所以本实施例提出的第一开关40b，在时序单位t2时还可以对工作点充电，帮助加大时序单位t2时的驱动信号(vgs)，进而使得拖尾现象改善。补充说明的是，前述时序单位t2时的工作点电压信号q4波形所示的电压准位愈高愈好，意即驱动信号愈大充电愈强，更有助于改善时钟信号ck4拖尾现象。
请参阅图9，图9是第二实施例的驱动方法的流程图。此驱动方法用于如图6所示的阵列基板型驱动技术(gatedriveronarray；goa)的显示面板10，所述显示面板10具有多个级联的移位暂存器14，以所述多个级联的移位暂存器14中的第n个移位暂存器14为例说明，n为大于2的正整数，所述第n个移位暂存器14接收前级的栅级信号，以通过第n个栅极线路32传送栅级扫描信号gn，其中所述第n个移位暂存器14具有工作点电压信号qn。所述驱动方法包括下列步骤：
步骤s11：接收时钟信号ckn以及前二级的栅级信号，以产生栅级扫描信号gn传送予所述栅极线路32。
步骤s12：接收后四级的工作点电压信号作为反馈信号。
步骤s13：将工作点电压拉低电平至后二级的栅级扫描信号的电平。
步骤s14：接收后四级的栅级扫描信号作为反馈信号。
步骤s15：将第n个栅极线路32的栅级扫描信号gn拉低电平至低预设电平vss。
请参阅图10，图10是图9驱动方法的进一步实施例的流程图。如前述的驱动方法，所述移位暂存器14包含第一开关40b及第二开关42b，第一开关40b与第二开关42b分别具有控制端、第一端、及第二端。所述驱动方法进一步包含下列步骤：
步骤s21：所述第一开关40b的第一端接收所述工作点电压信号qn。
步骤s22：所述第一开关40b的控制端接收后级，例如后四级移位暂存器，的工作点电压信号作为反馈信号。
步骤s33：所述第一开关40b的第二端将所述工作点电压拉低电平至后级，例如后二级移位暂存器，的栅级扫描信号。
所述步骤s21、步骤s22、以及步骤s23，实现图9中步骤s12与步骤s13。
步骤s24：所述第二开关42b的第一端接收所述栅级扫描信号gn。
步骤s25：所述第二开关42b的控制端接收后级，例如后四级移位暂存器，的栅级扫描信号作为反馈信号。
步骤s26：所述第二开关42b的第二端将所述栅级扫描信号gn拉低电平至所述低预设电平vss。
所述步骤s24、步骤s25、以及步骤s26，实现图9中步骤s14与步骤s15。
本实施例中的第一开关40b不使用后级的栅级扫描信号当作控制端信号，取而代之是使用后级的工作点电压信号当作控制端信号，并且不是直接下拉至低预设电平vss，而是下拉至另一后级的栅级扫描信号的准位，因此，利用移位暂存器14中下拉反馈电路54所改善的第一开关40b，在栅级扫描信号gn结束的同时，可以辅助对工作点进行充电，藉此能够尽量减少防错充时间，改善拖尾现象,并可增加充电时间。
综上所述，本实施例的移位暂存器、显示面板、以及移位暂存器的驱动方法，利用移位暂存器中下拉反馈电路所改善的第一开关，在栅级扫描信号结束的同时，可以辅助对工作点进行充电，藉此能够尽量减少防错充时间，改善拖尾现象,并可增加充电时间。
应注意的是，虽然前述各实施例中分别采用了与前二级、后二级以及后四级的移位暂存器相关的信号，但是这并非用来限制本发明的保护范围。当实施于不同的移位暂存器的电路架构里，所采用的信号的对应移位暂存器可以不必固定为前二级、后二级以及后四级等特定的级数顺序，仅需注意符合对应的电平变化方式即可。
以上所述，仅是本发明的具体实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以具体实施例揭露如上，然而并非用以限定本发明,任何熟悉本专业的技术人员,在不脱离本发明技术方案范围内，当可利用上述揭示的方法及技术内容作出些许的更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。