本发明涉及显示技术领域，具体涉及一种像素单元及其驱动方法、显示面板。
背景技术
随着显示技术的飞速发展，液晶(liquidcrystaldisplay，lcd)显示装置以其低功耗、驱动电压低等优点，广泛地应用于各种电子设备中。同时，随着智能穿戴、移动应用等技术的发展，且用户对于lcd显示装置的亮度、色彩饱和度以及分辨率提出了新的要求，使得显示装置的功耗随之升高。
为了降低显示装置的功耗，现有技术提出了一种新型低功耗lcd显示技术：像素存储器(memoryinpixel，mip)显示技术。mip显示技术是在lcd显示装置的每个像素内设置静态随机存取存储器(staticrandomaccessmemory，sram)，sram将输入像素的数据电压存储一定时间用于显示，无需以帧周期执行数据电压的写入动作，因此避免了数据电压多次写入产生的功耗，能够减小电力消耗。由于该技术无需改变lcd制备工艺，无需新型材料开发，结构简单，成本低，因而近年得到较大发展。
现有采用mip的lcd显示装置的灰阶表现非常单纯，每个像素只能表现2个灰阶：黑色和白色。为了能够表现出较多的灰阶，现有技术通常采用像素分割方式和多灰阶驱动方式实现。像素分割方式是将一个像素分割成多个子像素，每个子像素单独控制灰阶。多灰阶驱动方式是设置多个驱动单元连接一个像素，每个驱动单元向该像素输出一个灰阶信号。
经本申请发明人研究发现，现有像素分割方式和多灰阶驱动方式均存在像素结构复杂和开口率低等缺陷。
技术实现要素：
本发明实施例所要解决的技术问题是，提供一种像素单元及其驱动方法、显示面板，以克服现有实现多灰阶显示存在的像素结构复杂和开口率低等缺陷。
为了解决上述技术问题，本发明实施例提供了一种像素单元，包括n个子像素，n为大于等于2的正整数，以及
控制电路，用于控制所述n个子像素中x个子像素连接，x为大于等于2、小于等于n的正整数；
数据电路，用于向所述x个子像素输出数据电压。
可选地，所述n个子像素的面积不同。
可选地，所述n个子像素的面积之比为：1:2：……：2n-1。
可选地，所述控制电路包括至少n-1个控制单元，每个控制单元包括一条驱动线、一个输入薄膜晶体管和一个扫描薄膜晶体管，所述输入薄膜晶体管的栅极通过所述扫描薄膜晶体管连接所述驱动线，所述输入薄膜晶体管的第一极和第二极分别连接两个子像素。
可选地，所述扫描薄膜晶体管的栅极连接栅线，第一极连接驱动线，第二极连接输入薄膜晶体管的栅极，同时第二极与公共电压线形成栅存储电容；所述输入薄膜晶体管的栅极连接扫描薄膜晶体管的第二极，第一极连接一个子像素，第二极连接另一个子像素。
可选地，所述数据电路包括至少n个数据单元，每个数据单元包括一条数据线、一条驱动线、一个输入薄膜晶体管和一个扫描薄膜晶体管，所述输入薄膜晶体管的栅极通过所述扫描薄膜晶体管连接所述驱动线，所述输入薄膜晶体管的第一极连接所述数据线，第二极连接一个子像素。
可选地，所述扫描薄膜晶体管的栅极连接栅线，第一极连接驱动线，第二极连接输入薄膜晶体管的栅极，同时第二极与公共电压线形成栅存储电容；所述输入薄膜晶体管的栅极连接扫描薄膜晶体管的第二极，第一极连接数据线，第二极连接一个子像素。
可选地，所述像素单元包括第一～第四子像素，所述控制电路包括第一～第三控制单元，所述数据电路包括第一～第四数据单元；其中，
第一控制单元包括第一驱动线、输入薄膜晶体管和扫描薄膜晶体管；扫描薄膜晶体管的栅极连接栅线，第一极连接第一驱动线，第二极连接输入薄膜晶体管的栅极；输入薄膜晶体管的第一极连接第四子像素，第二极连接第一子像素；
第二控制单元包括第二驱动线、输入薄膜晶体管和扫描薄膜晶体管；扫描薄膜晶体管的栅极连接栅线，第一极连接第二驱动线，第二极连接输入薄膜晶体管的栅极；输入薄膜晶体管的第一极连接第三子像素，第二极连接第一子像素；
第三控制单元包括第三驱动线、输入薄膜晶体管和扫描薄膜晶体管；扫描薄膜晶体管的栅极连接栅线，第一极连接第三驱动线，第二极连接输入薄膜晶体管的栅极；输入薄膜晶体管的第一极连接第二子像素，第二极连接第一子像素；
第一数据单元包括第一数据线、第四驱动线、输入薄膜晶体管和扫描薄膜晶体管；扫描薄膜晶体管的栅极连接栅线，第一极连接第四驱动线，第二极连接输入薄膜晶体管的栅极；输入薄膜晶体管的第一极连接第一数据线，第二极连接第一子像素；
第二数据单元包括第二数据线、第五驱动线、输入薄膜晶体管和扫描薄膜晶体管；扫描薄膜晶体管的栅极连接栅线，第一极连接第五驱动线，第二极连接输入薄膜晶体管的栅极；输入薄膜晶体管的第一极连接第二数据线，第二极连接第一子像素；
第三数据单元包括第三数据线、第六驱动线、输入薄膜晶体管和扫描薄膜晶体管；扫描薄膜晶体管的栅极连接栅线，第一极连接第六驱动线，第二极连接输入薄膜晶体管的栅极；输入薄膜晶体管的第一极连接第三数据线，第二极连接第一子像素；
第四数据单元包括第四数据线、第七驱动线、输入薄膜晶体管和扫描薄膜晶体管；扫描薄膜晶体管的栅极连接栅线，第一极连接第七驱动线，第二极连接输入薄膜晶体管的栅极；输入薄膜晶体管的第一极连接第四数据线，第二极连接第一子像素。
可选地，所述像素单元包括第一～第四子像素，所述控制电路包括第一～第四控制单元，所述数据电路包括第一～第四数据单元；其中，
第一控制单元包括第一驱动线、输入薄膜晶体管和扫描薄膜晶体管；扫描薄膜晶体管的栅极连接栅线，第一极连接第一驱动线，第二极连接输入薄膜晶体管的栅极；输入薄膜晶体管的第一极连接第四子像素，第二极连接其它控制单元和数据单元中输入薄膜晶体管的第二极；
第二控制单元包括第二驱动线、输入薄膜晶体管和扫描薄膜晶体管；扫描薄膜晶体管的栅极连接栅线，第一极连接第二驱动线，第二极连接输入薄膜晶体管的栅极；输入薄膜晶体管的第一极连接第三子像素，第二极连接第一控制单元中输入薄膜晶体管的第二极；
第三控制单元包括第三驱动线、输入薄膜晶体管和扫描薄膜晶体管；扫描薄膜晶体管的栅极连接栅线，第一极连接第三驱动线，第二极连接输入薄膜晶体管的栅极；输入薄膜晶体管的第一极连接第二子像素，第二极连接第一控制单元中输入薄膜晶体管的第二极；
第四控制单元包括第四驱动线、输入薄膜晶体管和扫描薄膜晶体管；扫描薄膜晶体管的栅极连接栅线，第一极连接第四驱动线，第二极连接输入薄膜晶体管的栅极；输入薄膜晶体管的第一极连接第一子像素，第二极连接第一控制单元中输入薄膜晶体管的第二极；
第一数据单元包括第一数据线、第五驱动线、输入薄膜晶体管和扫描薄膜晶体管；扫描薄膜晶体管的栅极连接栅线，第一极连接第五驱动线，第二极连接输入薄膜晶体管的栅极；输入薄膜晶体管的第一极连接第一数据线，第二极连接第一控制单元中输入薄膜晶体管的第二极；
第二数据单元包括第二数据线、第六驱动线、输入薄膜晶体管和扫描薄膜晶体管；扫描薄膜晶体管的栅极连接栅线，第一极连接第六驱动线，第二极连接输入薄膜晶体管的栅极；输入薄膜晶体管的第一极连接第二数据线，第二极连接第一控制单元中输入薄膜晶体管的第二极；
第三数据单元包括第三数据线、第七驱动线、输入薄膜晶体管和扫描薄膜晶体管；扫描薄膜晶体管的栅极连接栅线，第一极连接第七驱动线，第二极连接输入薄膜晶体管的栅极；输入薄膜晶体管的第一极连接第三数据线，第二极连接第一控制单元中输入薄膜晶体管的第二极；
第四数据单元包括第四数据线、第八驱动线、输入薄膜晶体管和扫描薄膜晶体管；扫描薄膜晶体管的栅极连接栅线，第一极连接第八驱动线，第二极连接输入薄膜晶体管的栅极；输入薄膜晶体管的第一极连接第四数据线，第二极连接第一控制单元中输入薄膜晶体管的第二极。
本发明实施例还提供了一种显示面板，包括前述的像素单元。
为了解决上述技术问题，本发明实施例还提供了一种像素单元的驱动方法，像素单元包括控制电路、数据电路以及n个子像素，n为大于等于2的正整数；所述驱动方法包括：
所述控制电路控制所述n个子像素中的x个子像素连接，x为大于等于2、小于等于n的正整数；
所述数据电路向所述x个子像素输出数据电压。
可选地，所述n个子像素的面积不同。
可选地，所述n个子像素的面积之比为：1:2：……：2n-1。
可选地，所述控制电路包括至少n-1个控制单元，每个控制单元包括一条驱动线、一个输入薄膜晶体管和一个扫描薄膜晶体管，所述输入薄膜晶体管的栅极通过所述扫描薄膜晶体管连接所述驱动线，所述输入薄膜晶体管的第一极和第二极分别连接两个子像素；所述控制电路控制所述n个子像素中的x个子像素连接，包括：
栅线扫描时，第i个控制单元的驱动线输出关断信号，第i个控制单元的输入薄膜晶体管关断，使所述输入薄膜晶体管连接的两个子像素处于隔离状态；
栅线扫描时，第i个控制单元的驱动线输出导通信号，第i个控制单元的输入薄膜晶体管导通，使所述输入薄膜晶体管连接的两个子像素处于连接状态；
其中，i＝1，……，n-1。
可选地，所述数据电路包括至少n个数据单元，每个数据单元包括一条数据线、一条驱动线、一个输入薄膜晶体管和一个扫描薄膜晶体管，所述输入薄膜晶体管的栅极通过所述扫描薄膜晶体管连接所述驱动线，所述输入薄膜晶体管的第一极连接所述数据线，第二极连接一个子像素；所述数据电路向所述x个子像素输出数据电压，包括：
栅线扫描时，第j个数据单元的驱动线输出关断信号，第j个控制单元的输入薄膜晶体管关断，数据线的数据电压不能输入到所述输入薄膜晶体管连接的子像素；
栅线扫描时，第j个数据单元的驱动线输出导通信号，第j个控制单元的输入薄膜晶体管导通，数据线的数据电压输入到所述输入薄膜晶体管连接的子像素；
其中，j＝1，……，n。
本发明实施例提供了一种像素单元及其驱动方法、显示面板，将像素分割和多灰阶驱动有机地集成在一起，在像素分割的基础上结合多灰阶驱动，可以利用较少的薄膜晶体管实现较多的灰阶。与现有像素分割方式或多灰阶驱动方式相比，本发明实施例的技术方案有效减少薄膜晶体管的数量，电路结构简洁且有利于布局，简化了像素结构，有效提高了像素开口率。
当然，实施本发明的任一产品或方法并不一定需要同时达到以上所述的所有优点。本发明的其它特征和优点将在随后的说明书实施例中阐述，并且，部分地从说明书实施例中变得显而易见，或者通过实施本发明而了解。本发明实施例的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
附图用来提供对本发明技术方案的进一步理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本发明的技术方案，并不构成对本发明技术方案的限制。附图中各部件的形状和大小不反映真实比例，目的只是示意说明本发明内容。
图1为现有多灰阶驱动方式的工作原理图；
图2为现有多灰阶驱动方式实现16个灰阶的结构示意图；
图3为本发明实施例像素单元的结构示意图；
图4为本发明像素单元第一实施例的结构示意图；
图5为本发明像素单元第二实施例的结构示意图；
图6为本发明像素单元第三实施例的结构示意图；
图7为本发明像素单元第四实施例的结构示意图。
具体实施方式
下面结合附图和实施例对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。
现有像素分割方式是将一个像素分割成n个子像素，n个子像素组合可以表现出2n个灰阶。例如，将一个像素分割成3个子像素时，3个子像素组合可以表现出8个灰阶。由于像素分割方式中每个子像素需要采用1个sram，因此如果将像素分割成n个子像素，则每个像素需要n个sram。由于多个sram占用像素的区域较大，因此该方式不仅使像素结构变得十分复杂，而且极大地降低了像素开口率。
现有多灰阶驱动方式是设置n个驱动单元连接一个像素，每个驱动单元负责输出一个灰阶。图1为现有多灰阶驱动方式的工作原理图。如图1所示，一个像素a连接2个驱动单元，每个驱动单元包括一条栅线、一条数据线和2个薄膜晶体管(thinfilmtransistor，tft)，像素a还包括一条驱动线和一条公共电压线，2个薄膜晶体管分别为扫描薄膜晶体管(g-tft)和输入薄膜晶体管(d-tft)。其中，第一驱动单元的d-tft1的栅极通过g-tft1连接驱动线，源电极连接数据线1，漏电极连接像素a；g-tft1的栅极连接栅线1，源电极连接驱动线，漏电极连接d-tft1的栅极，同时漏电极与公共电压线形成第一栅存储(gatememory)电容c_gm1。第二驱动单元的d-tft2的栅极通过g-tft2连接驱动线，源电极连接数据线2，漏电极连接像素a，g-tft2的栅极连接栅线2，源电极连接驱动线，漏电极连接d-tft2的栅极，同时漏电极与公共电压线形成第二栅存储电容c_gm2。d-tft1和d-tft2为不同类型的tft。
工作时，栅线1和栅线2用于输入高电平电压vgh或低电平电压vgl，以控制g-tft1和g-tft2的导通或关断，驱动线用于输入高电平电压vgh或低电平电压vgl，以控制d-tft1和d-tft2的导通或关断。其驱动原理为：当驱动线输出的信号使d-tft1断开、d-tft2导通时，数据线2向像素a施加第二数据电压(如+2v～-2v)。此时，虽然数据线1提供有第一数据电压，但由于d-tft1断开，所以对像素a没有影响。当驱动线输出的信号使d-tft1导通、d-tft2断开时，数据线1向像素a施加第一数据电压(如+4v～-4v)。此时，虽然数据线2提供有第二数据电压，但由于d-tft2断开，所以对像素a没有影响。这样，通过2个驱动单元实现2个灰阶的显示。
图2为现有多灰阶驱动方式实现16个灰阶的结构示意图。如图2所示，为了实现16个灰阶，每个像素a的驱动电路包括16个驱动单元，以4*4矩阵方式排列，驱动电路还包括4条栅线、16条数据线和4条驱动线，由每条数据线输入的数据电压决定像素a的灰阶。由于每个驱动单元包括2个薄膜晶体管，因此驱动电路共需要32个薄膜晶体管。工作时，像素a在一个时刻只接收1个数据电压信号。例如，当需要将数据线16的数据电压输入像素a时，栅线1扫描时，4条驱动线全部输出关断信号，则数据线1、数据线5、数据线9和数据线13的数据电压全部不可输入；栅线2扫描时，4条驱动线全部输出关断信号，则数据线2、数据线6、数据线10和数据线14的数据电压全部不可输入；栅线3扫描时，4条驱动线全部输出关断信号，则数据线3、数据线7、数据线11和数据线15的数据电压全部不可输入；栅线4扫描时，驱动线1、驱动线2和驱动线3输出关断信号，驱动线4输出导通信号，则数据线4、数据线8和数据线12的数据电压全部不可输入，数据线16的数据电压输入到像素a。
根据多灰阶驱动方式的工作原理可以看出，由于灰阶数量与数据线的数量相同，因此当灰阶数量较多时，现有多灰阶驱动方式每个像素需要的薄膜晶体管数量非常多，不仅使像素结构变得十分复杂，而且极大地降低了像素开口率。因此，现有像素分割方式和多灰阶驱动方式均存在像素结构复杂和开口率低等缺陷，不利于生产制作，不利于制备高分辨率的显示装置。
图3为本发明实施例像素单元的结构示意图，多个像素单元以矩阵排列方式形成显示面板。如图3所示，本发明实施例像素单元包括控制电路、数据电路、以及与所述控制电路和数据电路连接的n个子像素，n为大于等于2的正整数。其中，
控制电路，用于控制n个子像素中x个子像素连接，x为大于等于2、小于等于n的正整数；
数据电路，用于向所述x个子像素输出数据电压；
n个子像素，用于在所述控制电路的控制下，根据所述数据电路输出的数据电压进行显示。
其中，n个子像素包括子像素a1、……、an，各个子像素的面积不同，各个子像素的面积之比为：1:2：……：2n-1。
实际实施时，各个子像素的面积也可以相同，或者采用其它的面积比例，仍可实现本发明，本发明实施例不做具体限定。
其中，控制电路包括至少n-1个控制单元。每个控制单元包括一条驱动线、一个输入薄膜晶体管d-tft和一个扫描薄膜晶体管g-tft。d-tft的栅极通过g-tft连接驱动线，第一极和第二极分别连接2个子像素，通过驱动线输出的信号控制d-tft的导通或断开，进而控制2个子像素的连接或隔离。具体地，g-tft的栅极连接栅线，第一极连接驱动线，第二极连接d-tft的栅极，同时第二极与公共电压线形成栅存储电容c_gm。d-tft的栅极连接g-tft的第二极，通过g-tft连接驱动线，第一极连接一个子像素，第二极连接另一个子像素。由于每个控制单元通过d-tft连接两个子像素，因此通过d-tft导通可以使两个子像素连接，组合成进行显示的像素，通过d-tft断开可以使两个子像素处于隔离状态。
其中，数据电路包括至少n个数据单元。每个数据单元包括一条数据线、一条驱动线、一个输入薄膜晶体管d-tft和一个扫描薄膜晶体管g-tft。d-tft的栅极通过g-tft连接驱动线，第一极连接数据线，第二极连接一个子像素，通过驱动线输出的信号控制d-tft的导通或断开，进而控制数据线的数据电压能否输入到该子像素。具体地，g-tft的栅极连接栅线，第一极连接驱动线，第二极连接d-tft的栅极，同时第二极与公共电压线形成栅存储电容c_gm。d-tft的栅极连接g-tft的第二极，通过g-tft连接驱动线，第一极连接数据线，第二极连接一个子像素。
对于一个像素单元，在输入数据电压相同的情况下，控制电路控制的显示面积不同，所呈现的灰阶不同。在显示面积相同的情况下，数据电路输出的数据电压不同，所呈现的深浅也不同。本发明实施例中，通过控制电路控制不同的子像素连接，可以控制像素单元中显示面积的大小，通过数据电路输出不同的数据电压，可以控制显示的深浅，通过面积和深浅的多种组合实现多灰阶显示。
需要说明的是，本发明实施例所说的第一极和第二极是指薄膜晶体管的2个电极，实际实施时，可以采用第一极是源电极、第二极是漏电极，也可以采用第一极是漏电极、第二极是源电极。每个控制单元中输入薄膜晶体管类型可以相同，每个控制单元中扫描薄膜晶体管类型可以相同。
本发明实施例所提供的像素单元，将像素分割和多灰阶驱动有机地集成在一起，在像素分割的基础上结合多灰阶驱动，可以利用较少的薄膜晶体管实现较多的灰阶。与现有像素分割方式或多灰阶驱动方式相比，本发明实施例的技术方案有效减少薄膜晶体管的数量，电路结构简洁且有利于布局，简化了像素结构，有效提高了像素开口率。
下面通过具体实施例详细说明本发明实施例的技术方案。
第一实施例
图4为本发明像素单元第一实施例的结构示意图。像素单元包括像素电路和2个子像素a1、a2，可以实现4个灰阶的显示。本实施例中，子像素a1和子像素a2的面积之比可以是1:2，也可以是1:1，可以根据需要显示的灰阶值确定。如图4所示，本实施例像素单元包括子像素a1、a2、控制电路10和数据电路20。
其中，控制电路10包括1个控制单元，即第一控制单元11。第一控制单元11包括第一驱动线1、输入薄膜晶体管d-tft和扫描薄膜晶体管g-tft。g-tft的栅极连接栅线，源电极连接第一驱动线1，漏电极连接d-tft的栅极，同时漏电极与公共电压线形成栅存储电容。d-tft的栅极连接g-tft的漏电极，通过g-tft连接第一驱动线1，源电极连接子像素a2，漏电极连接子像素a1。
其中，数据电路20包括2个数据单元，即第一数据单元21和第二数据单元22。第一数据单元21包括第一数据线1、第二驱动线2、d-tft和g-tft。g-tft的栅极连接栅线，源电极连接第二驱动线2，漏电极连接d-tft的栅极，同时漏电极与公共电压线形成栅存储电容。d-tft的栅极连接g-tft的漏电极，通过g-tft连接第二驱动线2，源电极连接第一数据线1，漏电极连接子像素a1。第二数据单元22包括第二数据线2、第三驱动线3、d-tft和g-tft。g-tft的栅极连接栅线，源电极连接第三驱动线3，漏电极连接d-tft的栅极，同时漏电极与公共电压线形成栅存储电容。d-tft的栅极连接g-tft的漏电极，通过g-tft连接第三驱动线3，源电极连接第二数据线2，漏电极连接子像素a1。
下面以像素单元为常黑(normallyblack)模式，简单说明本实施例实现4个灰阶显示的驱动过程。
1、栅线扫描时，3条驱动线全部输出关断信号，则第一控制单元11、第一数据单元21和第二数据单元22中的d-tft不能导通，子像素a1与子像素a2之间处于隔离状态，第一数据线1和第二数据线2的数据电压不能输入，子像素a1和子像素a2均显示黑色，像素单元呈现低灰阶。
2、栅线扫描时，第一驱动线1和第三驱动线3输出关断信号，第二驱动线2输出导通信号，则第一控制单元11中的d-tft不能导通，子像素a1与子像素a2之间处于隔离状态，第二数据单元22中的d-tft不能导通，第二数据线2的数据电压不能输入，第一数据单元21中的d-tft导通，第一数据线1的数据电压(白电压，如dc+4v～dc-4v,1hz～4hz)输入到子像素a1。由于子像素a2无数据电压输入，仍显示黑色，子像素a1被输入白电压，显示白色，因此像素单元呈现黑色子像素a2和白色子像素a1综合形成的第一灰阶。
3、栅线扫描时，第一驱动线1和第二驱动线2输出关断信号，第三驱动线3输出导通信号，则第一控制单元11中的d-tft不能导通，子像素a1与子像素a2之间处于隔离状态，第一数据单元21中的d-tft不能导通，第一数据线1的数据电压不能输入，第二数据单元22中的d-tft导通，第二数据线2的数据电压(灰电压，如dc+2v～dc-2v)输入到子像素a1。由于子像素a2无数据电压输入，仍显示黑色，子像素a1被输入灰电压，显示灰色，因此像素单元呈现黑色子像素a2和灰色子像素a1综合形成的第二灰阶。
4、栅线扫描时，第三驱动线3输出关断信号，第一驱动线1和第二驱动线2输出导通信号，则第一控制单元11中的d-tft导通，子像素a1与子像素a2连接起来，第二数据单元22中的d-tft不能导通，第二数据线2的数据电压不能输入，而第一数据单元21中的d-tft导通，第一数据线1的数据电压同时输入到子像素a1和子像素a2。由于子像素a1和子像素a2同时输入白电压，均显示白色，因此像素单元呈现高灰阶。
现有像素分割方式实现4个灰阶需要2个sram，通常sram由cmos电路构成，每个sram包括两个非门电路，约为4个薄膜晶体管，即像素分割方式实现4个灰阶需要8个薄膜晶体管。现有多灰阶驱动方式实现4个灰阶需要8个薄膜晶体管，如图2所示。相比之下，本实施例仅采用6个薄膜晶体管即可实现4个灰阶，有效减少了薄膜晶体管的数量，电路结构简洁且有利于布局，简化了像素结构，有效提高了像素开口率。
需要说明的是，数据线输入白电压时，其电压值包括叠加的两部分，一部分是满足正常充电的电压vgh，另一部分是裕量(margin)电压，用于即便在c_gm中发生漏电(leakage)，也可以维持vgh以上的电压，不会出现闪烁(flicker)现象。通常，裕量电压的维持能力决定低频驱动的极限。
第二实施例
图5为本发明像素单元第二实施例的结构示意图。本实施例像素单元包括像素电路和3个面积不同的子像素a1、a2、a3，可以实现12个灰阶的显示。如图5所示，本实施例像素电路包括与各子像素连接的控制电路10和数据电路20。控制电路10包括2个控制单元，即第一控制单元11和第二控制单元12，数据电路20包括3个数据单元，即第一数据单元21、第二数据单元22和第三数据单元23。其中，
第一控制单元11包括第一驱动线1、输入薄膜晶体管d-tft和扫描薄膜晶体管g-tft。g-tft的栅极连接栅线，源电极连接第一驱动线1，漏电极连接d-tft的栅极，同时漏电极与公共电压线形成栅存储电容。d-tft的栅极连接g-tft的漏电极，通过g-tft连接第一驱动线1，源电极连接子像素a3，漏电极连接子像素a1。
第二控制单元12包括第二驱动线2、输入薄膜晶体管d-tft和扫描薄膜晶体管g-tft。g-tft的栅极连接栅线，源电极连接第二驱动线2，漏电极连接d-tft的栅极，同时漏电极与公共电压线形成栅存储电容。d-tft的栅极连接g-tft的漏电极，通过g-tft连接第二驱动线2，源电极连接子像素a2，漏电极连接子像素a1。
第一数据单元21包括第一数据线1、第三驱动线3、d-tft和g-tft。g-tft的栅极连接栅线，源电极连接第三驱动线3，漏电极连接d-tft的栅极，同时漏电极与公共电压线形成栅存储电容。d-tft的栅极连接g-tft的漏电极，通过g-tft连接第三驱动线3，源电极连接第一数据线1，漏电极连接子像素a1。
第二数据单元22包括第二数据线2、第四驱动线4、d-tft和g-tft。g-tft的栅极连接栅线，源电极连接第四驱动线4，漏电极连接d-tft的栅极，同时漏电极与公共电压线形成栅存储电容。d-tft的栅极连接g-tft的漏电极，通过g-tft连接第四驱动线4，源电极连接第二数据线2，漏电极连接子像素a1。
第三数据单元23包括第三数据线3、第五驱动线5、d-tft和g-tft。g-tft的栅极连接栅线，源电极连接第五驱动线5，漏电极连接d-tft的栅极，同时漏电极与公共电压线形成栅存储电容。d-tft的栅极连接g-tft的漏电极，通过g-tft连接第五驱动线5，源电极连接第三数据线3，漏电极连接子像素a1。
仍以像素单元为常黑(normallyblack)模式，简单说明本实施例实现12个灰阶显示的驱动过程。
1、栅线扫描时，第一驱动线1和第二驱动线2输出关断信号，使三个子像素之间处于隔离状态。当第三驱动线3、第四驱动线4和第五驱动线5分别输出导通信号时，第一数据线1、第二数据线2和第三数据线3的不同数据电压分别输入到子像素a1，则子像素a1会显示3个相应的灰阶，灰阶显示面积为sa1。此时，子像素a2和子像素a3仍显示黑色，黑色显示面积为sa2+a3。3个灰阶显示面积sa1分别与黑色显示面积sa2+a3综合，像素单元可以呈现3个不同的灰阶。
2、栅线扫描时，第一驱动线1输出关断信号，第二驱动线2输出导通信号，使子像素a1与子像素a3之间处于隔离状态，但子像素a1与子像素a2之间连接。当第三驱动线3、第四驱动线4和第五驱动线5分别输出导通信号时，第一数据线1、第二数据线2和第三数据线3的不同数据电压分别输入到子像素a1和子像素a2，则子像素a1和子像素a2会显示3个相应的灰阶，灰阶显示面积为sa1+a2。此时，子像素a3仍显示黑色，黑色显示面积为sa3。3个灰阶显示面积sa1+a2分别与黑色显示面积sa3综合，像素单元可以呈现3个不同的灰阶。
3、栅线扫描时，第一驱动线1输出导通信号，第二驱动线2输出关断信号，使子像素a1与子像素a2之间处于隔离状态，但子像素a1与子像素a3之间连接。当第三驱动线3、第四驱动线4和第五驱动线5分别输出导通信号时，第一数据线1、第二数据线2和第三数据线3的不同数据电压分别输入到子像素a1和子像素a3，则子像素a1和子像素a3会显示3个相应的灰阶，灰阶显示面积为sa1+a3。此时，子像素a2仍显示黑色，黑色显示面积为sa2。3个灰阶显示面积sa1+a3分别与黑色显示面积sa2综合，像素单元可以呈现3个不同的灰阶。
4、栅线扫描时，第一驱动线1和第二驱动线2均输出导通信号，使子像素a1、子像素a2和子像素a3之间连接。当第三驱动线3、第四驱动线4和第五驱动线5分别输出导通信号时，第一数据线1、第二数据线2和第三数据线3的不同数据电压分别输入到子像素a1、子像素a2和子像素a3，则子像素a1、子像素a2和子像素a3会显示3个相应的灰阶，灰阶显示面积为sa1+a2+a3。此时，没有子像素显示黑色，像素单元可以呈现3个不同的灰阶。
本实施例中，如果设置子像素a1、a2、a3的面积比为1：2：4的话，本实施例可以控制的显示面积有4个，分别是：
sa1，子像素a1；
sa1+a2，子像素a1+子像素a2；
sa1+a3，子像素a1+子像素a3；
sa1+a2+a3，子像素a1+子像素a2+子像素a3；
假设sa1＝s，则4个显示面积分别为：s，3s，5s，7s。
在每个显示面积情况下，3个数据线能够输出3个不同的数据电压，则可以实现4*3＝12个灰阶。
至此，本实施例采用10个薄膜晶体管可实现12个灰阶，本实施例的技术方案将像素分割和多灰阶驱动有机地集成在一起，在像素分割的基础上结合多灰阶驱动，可以利用较少的薄膜晶体管实现较多的灰阶。与现有像素分割方式或多灰阶驱动方式相比，本实施例的技术方案有效减少了薄膜晶体管的数量，电路结构简洁且有利于布局，简化了像素结构，有效提高了像素开口率。
第三实施例
图6为本发明像素单元第三实施例的结构示意图。本实施例像素单元包括像素电路和4个面积不同的子像素a1、a2、a3、a4，可以实现32个灰阶的显示。如图6所示，本实施例像素电路包括与各子像素连接的控制电路10和数据电路20。控制电路10包括3个控制单元，即第一控制单元11、第二控制单元12和第三控制单元13，数据电路20包括4个数据单元，即第一数据单元21、第二数据单元22、第三数据单元23和第四数据单元24。其中，
第一控制单元11包括第一驱动线1、输入薄膜晶体管d-tft和扫描薄膜晶体管g-tft。g-tft的栅极连接栅线，源电极连接第一驱动线1，漏电极连接d-tft的栅极，同时漏电极与公共电压线形成栅存储电容。d-tft的栅极连接g-tft的漏电极，通过g-tft连接第一驱动线1，源电极连接子像素a4，漏电极连接子像素a1。
第二控制单元12包括第二驱动线2、输入薄膜晶体管d-tft和扫描薄膜晶体管g-tft。g-tft的栅极连接栅线，源电极连接第二驱动线2，漏电极连接d-tft的栅极，同时漏电极与公共电压线形成栅存储电容。d-tft的栅极连接g-tft的漏电极，通过g-tft连接第二驱动线2，源电极连接子像素a3，漏电极连接子像素a1。
第三控制单元13包括第三驱动线3、输入薄膜晶体管d-tft和扫描薄膜晶体管g-tft。g-tft的栅极连接栅线，源电极连接第三驱动线3，漏电极连接d-tft的栅极，同时漏电极与公共电压线形成栅存储电容。d-tft的栅极连接g-tft的漏电极，通过g-tft连接第三驱动线3，源电极连接子像素a2，漏电极连接子像素a1。
第一数据单元21包括第一数据线1、第四驱动线4、d-tft和g-tft。g-tft的栅极连接栅线，源电极连接第四驱动线4，漏电极连接d-tft的栅极，同时漏电极与公共电压线形成栅存储电容。d-tft的栅极连接g-tft的漏电极，通过g-tft连接第四驱动线4，源电极连接第一数据线1，漏电极连接子像素a1。
第二数据单元22包括第二数据线2、第五驱动线5、d-tft和g-tft。g-tft的栅极连接栅线，源电极连接第五驱动线5，漏电极连接d-tft的栅极，同时漏电极与公共电压线形成栅存储电容。d-tft的栅极连接g-tft的漏电极，通过g-tft连接第五驱动线5，源电极连接第二数据线2，漏电极连接子像素a1。
第三数据单元23包括第三数据线3、第六驱动线6、d-tft和g-tft。g-tft的栅极连接栅线，源电极连接第六驱动线6，漏电极连接d-tft的栅极，同时漏电极与公共电压线形成栅存储电容。d-tft的栅极连接g-tft的漏电极，通过g-tft连接第六驱动线6，源电极连接第三数据线3，漏电极连接子像素a1。
第四数据单元24包括第四数据线4、第七驱动线7、d-tft和g-tft。g-tft的栅极连接栅线，源电极连接第七驱动线7，漏电极连接d-tft的栅极，同时漏电极与公共电压线形成栅存储电容。d-tft的栅极连接g-tft的漏电极，通过g-tft连接第七驱动线7，源电极连接第四数据线4，漏电极连接子像素a1。
本实施例中，如果设置子像素a1、a2、a3、a4的面积比为1：2：4：8的话，本实施例可以控制的显示面积有8个，分别是：
sa1，子像素a1；
sa1+a2，子像素a1+子像素a2；
sa1+a3，子像素a1+子像素a3；
sa1+a4，子像素a1+子像素a4；
sa1+a2+a3，子像素a1+子像素a2+子像素a3；
sa1+a2+a4，子像素a1+子像素a2+子像素a4；
sa1+a3+a4，子像素a1+子像素a3+子像素a4；
sa1+a2+a3+a4，子像素a1+子像素a2+子像素a3+子像素a4；
假设sa1＝s，则8个显示面积分别为：
s，3s，5s，7s，9s，11s，13s，15s。
在每个显示面积情况下，4个数据线能够输出4个不同的数据电压，则可以实现8*4＝32个灰阶。
有关本实施例实现32个灰阶显示的驱动过程，与前述第二实施例的驱动过程相同，这里不再赘述。
本实施例采用14个薄膜晶体管和7个电容，即可实现32个灰阶，而现有多灰阶驱动方式则需要64个薄膜晶体管，薄膜晶体管数量是本实施例的4.5倍。由此可见，本实施例将像素分割和多灰阶驱动有机地集成在一起的方案，大幅度减少了薄膜晶体管的数量，有效简化了像素结构，最大限度地提高了像素开口率。
第四实施例
图7为本发明像素单元第四实施例的结构示意图。本实施例像素单元包括像素电路和4个面积不同的子像素a1、a2、a3、a4，可以实现60个灰阶的显示。如图7所示，本实施例像素电路包括与各子像素连接的控制电路10和数据电路20。控制电路10包括4个控制单元，即第一控制单元11、第二控制单元12、第三控制单元13和第四控制单元13，数据电路20包括4个数据单元，即第一数据单元21、第二数据单元22、第三数据单元23和第四数据单元24。其中，
第一控制单元11包括第一驱动线1、输入薄膜晶体管d-tft和扫描薄膜晶体管g-tft。g-tft的栅极连接栅线，源电极连接第一驱动线1，漏电极连接d-tft的栅极，同时漏电极与公共电压线形成栅存储电容。d-tft的栅极连接g-tft的漏电极，通过g-tft连接第一驱动线1，源电极连接子像素a4，漏电极连接第二控制单元12、第三控制单元13、第四控制单元13、第一数据单元21、第二数据单元22、第三数据单元23和第四数据单元24中d-tft的漏电极。
第二控制单元12包括第二驱动线2、输入薄膜晶体管d-tft和扫描薄膜晶体管g-tft。g-tft的栅极连接栅线，源电极连接第二驱动线2，漏电极连接d-tft的栅极，同时漏电极与公共电压线形成栅存储电容。d-tft的栅极连接g-tft的漏电极，通过g-tft连接第二驱动线2，源电极连接子像素a3，漏电极连接第一控制单元11中d-tft的漏电极。
第三控制单元13包括第三驱动线3、输入薄膜晶体管d-tft和扫描薄膜晶体管g-tft。g-tft的栅极连接栅线，源电极连接第三驱动线3，漏电极连接d-tft的栅极，同时漏电极与公共电压线形成栅存储电容。d-tft的栅极连接g-tft的漏电极，通过g-tft连接第三驱动线3，源电极连接子像素a2，漏电极连接第一控制单元11中d-tft的漏电极。
第四控制单元14包括第四驱动线4、输入薄膜晶体管d-tft和扫描薄膜晶体管g-tft。g-tft的栅极连接栅线，源电极连接第四驱动线4，漏电极连接d-tft的栅极，同时漏电极与公共电压线形成栅存储电容。d-tft的栅极连接g-tft的漏电极，通过g-tft连接第四驱动线4，源电极连接子像素a1，漏电极连接第一控制单元11中d-tft的漏电极。
第一数据单元21包括第一数据线1、第五驱动线5、d-tft和g-tft。g-tft的栅极连接栅线，源电极连接第五驱动线5，漏电极连接d-tft的栅极，同时漏电极与公共电压线形成栅存储电容。d-tft的栅极连接g-tft的漏电极，通过g-tft连接第五驱动线5，源电极连接第一数据线1，漏电极连接第一控制单元11中d-tft的漏电极。
第二数据单元22包括第二数据线2、第六驱动线6、d-tft和g-tft。g-tft的栅极连接栅线，源电极连接第六驱动线6，漏电极连接d-tft的栅极，同时漏电极与公共电压线形成栅存储电容。d-tft的栅极连接g-tft的漏电极，通过g-tft连接第六驱动线6，源电极连接第二数据线2，漏电极连接第一控制单元11中d-tft的漏电极。
第三数据单元23包括第三数据线3、第七驱动线7、d-tft和g-tft。g-tft的栅极连接栅线，源电极连接第七驱动线7，漏电极连接d-tft的栅极，同时漏电极与公共电压线形成栅存储电容。d-tft的栅极连接g-tft的漏电极，通过g-tft连接第七驱动线7，源电极连接第三数据线3，漏电极连接第一控制单元11中d-tft的漏电极。
第四数据单元24包括第四数据线4、第八驱动线8、d-tft和g-tft。g-tft的栅极连接栅线，源电极连接第八驱动线8，漏电极连接d-tft的栅极，同时漏电极与公共电压线形成栅存储电容。d-tft的栅极连接g-tft的漏电极，通过g-tft连接第八驱动线8，源电极连接第四数据线4，漏电极连接第一控制单元11中d-tft的漏电极。
本实施例中，如果设置子像素a1、a2、a3、a4的面积比为1：2：4：8的话，本实施例可以控制的显示面积有15个，分别是：
sa1，子像素a1；
sa2，子像素a2；
sa3，子像素a3；
sa4，子像素a4；
sa1+a2，子像素a1+子像素a2；
sa1+a3，子像素a1+子像素a3；
sa1+a4，子像素a1+子像素a4；
sa2+a3，子像素a2+子像素a3；
sa2+a4，子像素a2+子像素a4；
sa3+a4，子像素a3+子像素a4；
sa1+a2+a3，子像素a1+子像素a2+子像素a3；
sa1+a2+a4，子像素a1+子像素a2+子像素a4；
sa1+a3+a4，子像素a1+子像素a3+子像素a4；
sa2+a3+a4，子像素a2+子像素a3+子像素a4；
sa1+a2+a3+a4，子像素a1+子像素a2+子像素a3+子像素a4；
假设sa1＝s，则15个显示面积分别为：
s，2s，3s，4s，5s，6s，7s，8s，9s，10s，11s，12s，13s，14s，15s。
在每个显示面积情况下，4个数据线能够输出4个不同的数据电压，则可以实现15*4＝60个灰阶。
有关本实施例实现60个灰阶显示的驱动过程，与前述实施例的原理相同，这里不再赘述。
本实施例采用16个薄膜晶体管和8个电容，即可实现60个灰阶，现有多灰阶驱动方式则需要120个薄膜晶体管，薄膜晶体管数量是本实施例的7.5倍。虽然现有像素分割方式为了实现60个灰阶，理论上共需要6个sram，约为24个薄膜晶体管，薄膜晶体管数量是本实施例的1.5倍，但由于像素分割方式需要将一个像素分割成6个子像素，每个子像素的面积不足以设置sram，因此现有像素分割方式实际上不可能实现60个灰阶。由此可见，现对于现有技术，本实施例具有明显的优势，大幅度减少了薄膜晶体管的数量，有效简化了像素结构，最大限度地提高了像素开口率。
第五实施例
基于前述实施例的技术构思，本实施例还提供了一种像素单元的驱动方法，像素单元包括像素电路和n个子像素，像素电路包括控制电路和数据电路，控制电路、数据电路和子像素的结构采用前述实施例的结构形式，n为大于等于2的正整数。本实施例像素单元的驱动方法包括：
s1、控制电路控制n个子像素中的x个子像素连接；其中，x为大于等于2、小于等于n的正整数
s2、数据电路向所述x个子像素输出数据电压。
其中，n个子像素包括子像素a1、……、an，各个子像素的面积不同，各个子像素的面积之比为：1:2：……：2n-1。
其中，控制电路包括至少n-1个控制单元，每个控制单元包括一条驱动线、一个输入薄膜晶体管和一个扫描薄膜晶体管，所述输入薄膜晶体管的栅极通过所述扫描薄膜晶体管连接所述驱动线，所述输入薄膜晶体管的第一极和第二极分别连接两个子像素。具体地，g-tft的栅极连接栅线，第一极连接驱动线，第二极连接d-tft的栅极，同时第二极与公共电压线形成栅存储电容。d-tft的栅极连接g-tft的第二极，通过g-tft连接驱动线，第一极连接一个子像素，第二极连接另一个子像素。
步骤s1包括：
s11、栅线扫描时，第i个控制单元的驱动线输出关断信号，第i个控制单元的输入薄膜晶体管关断，使所述输入薄膜晶体管连接的2个子像素处于隔离状态；
s12、栅线扫描时，第i个控制单元的驱动线输出导通信号，第i个控制单元的输入薄膜晶体管导通，使所述输入薄膜晶体管连接的2个子像素处于连接状态。
其中，i＝1，……，n-1。
其中，数据电路包括至少n个数据单元，每个数据单元包括一条数据线、一条驱动线、一个输入薄膜晶体管和一个扫描薄膜晶体管，所述输入薄膜晶体管的栅极通过所述扫描薄膜晶体管连接所述驱动线，所述输入薄膜晶体管的第一极连接所述数据线，第二极连接一个子像素。具体地，g-tft的栅极连接栅线，第一极连接驱动线，第二极连接d-tft的栅极，同时第二极与公共电压线形成栅存储电容。d-tft的栅极连接g-tft的第二极，通过g-tft连接驱动线，第一极连接数据线，第二极连接一个子像素。
步骤s2包括：
s21、栅线扫描时，第j个数据单元的驱动线输出关断信号，第j个控制单元的输入薄膜晶体管关断，数据线的数据电压不能输入到所述输入薄膜晶体管连接的子像素；
s22、栅线扫描时，第j个数据单元的驱动线输出导通信号，第j个控制单元的输入薄膜晶体管导通，数据线的数据电压输入到所述输入薄膜晶体管连接的子像素。
其中，j＝1，……，n。
本实施例像素单元的驱动方法的具体驱动过程，可参见前述实施例的说明，整理不在赘述。
第六实施例
本发明实施例还提供了一种显示面板，显示面板包括前述实施例任意一种像素单元。显示面板可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
本发明实施例显示面板的驱动电路可以采用现有多灰阶驱动方式的驱动电路结构形式，设置实现栅线扫描功能的i/c、实现驱动线导通关断功能的i/c和实现公共电压功能的i/c，不需设置源驱动i/c。实际实施时，可以设置实现驱动线导通关断功能的i/c的电压范围小于实现栅线扫描功能的i/c的电压范围，可以设置驱动周期为1hz～4hz。
在本发明实施例的描述中，需要理解的是，术语“中部”、“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明实施例的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
虽然本发明所揭露的实施方式如上，但所述的内容仅为便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属领域内的技术人员，在不脱离本发明所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。