本发明涉及液晶显示技术领域，更具体地讲，涉及一种包括goa(gatedriveronarray，阵列基板行驱动)电路的液晶面板及其驱动方法。
背景技术
液晶显示器具有低辐射、体积小及低耗能等优点，已经被广泛地应用于笔记本电脑、个人数字助理pda、平面电视或移动电话等产品上。传统液晶显示器的方式是利用外部驱动芯片来驱动面板上的芯片以显示图像，但为了减少元件数目并降低制造成本，近年来逐渐发展成将驱动电路结构直接制作于显示面板上，例如采用goa技术。
goa技术是将tftlcd(thinfilmtransistorliquidcrystaldisplay，薄膜晶体管液晶显示器)的栅极驱动电路集成在玻璃基板上，形成对液晶面板的扫描驱动。goa技术相比传统的利用cof(chiponflex/film，覆晶薄膜)的驱动技术可以大幅度节约制造成本，而且省去了gate侧cof的bonding制程，对产能提升也是极为有利的。因此，goa是未来液晶面板发展的重点技术。
现有的goa电路通常包括级联的多个单级goa电路单元，每个单级goa电路单元均与相应级的扫描驱动线对应。例如，如图1所示，单级goa电路单元包括：上拉控制电路单元①、上拉电路单元②、信号下传电路单元③、下拉电路单元④、下拉维持电路单元⑤以及自举电容⑥。参照图1，上拉控制电路单元①主要为预充电节点q(n)实现预充电，通常被输入上一级goa电路单元传递过来的下传信号st(n-1)和扫描驱动信号g(n-1)；上拉电路单元②主要为提高扫描驱动信号g(n)的电位；信号下传单元③包括薄膜晶体管，其主要通过输出本级的下传信号st(n)来控制下一级goa电路单元中的上拉控制电路单元的打开和关闭；下拉电路单元④主要用于拉低预充电节点q(n)和扫描驱动信号g(n)的电位至低电源电压vss；下拉维持电路单元⑤包括反相器和多个薄膜晶体管，其主要用于将预充电节点q(n)、扫描驱动信号g(n)的电位维持在低电源电压vss不变；自举电容⑥主要为提供并维持预充电节点q(n)电位，这样有利于上拉电路单元②输出扫描驱动信号g(n)。
下拉维持电路单元⑤的反相器可以采用达灵顿反相器，其具体的电路结构如图2所示，达灵顿反相器可以包括四个薄膜晶体管并且可以具有输入端input和输出端output。如果将控制信号lc设置成始终为高电位信号并且将低电源电压vss设置成始终为低电位信号，则当输入端input输入高电位信号时，输出端output输出低电位信号；当输入端input输入低电位信号时，输出端output输出高电位信号。当下拉维持电路单元⑤包括达灵顿反相器时，其结构如图3所示。
从goa电路的发展来看，越来越多的功能结构被集成在goa电路的级联单元中，导致goa电路结构越来越复杂，其所占的空间也越来越大，这对于窄边框液晶面板的设计是极为不利的，因此，如何提高goa电路中功能单元的使用效能且简化电路结构是未来液晶面板行业急需解决的问题。
技术实现要素：
本发明的示例性实施例旨在提供一种包括goa电路的液晶面板及其驱动方法，其中，goa电路包括级联的多个单级goa电路单元，在每个单级goa电路单元中，完全取消了信号下传电路单元，简化了下拉维持电路单元的电路结构，改进了上拉控制电路单元的控制信号使其同样可以起到下拉维持电路单元的部分功能，简化了goa电路结构，实现了液晶面板的窄边框设计。
根据发明的示例性实施例，提供了一种包括goa电路的液晶面板，所述goa电路包括级联的多个单级goa电路单元，其中，每个单级goa电路单元包括：上拉控制电路单元，包括第一薄膜晶体管，其中，第一薄膜晶体管的栅极被输入第一时钟信号，第一薄膜晶体管的漏极被输入上一级goa电路单元的扫描驱动信号，第一薄膜晶体管的源极连接到预充电节点；上拉电路单元，包括第二薄膜晶体管，其中，第二薄膜晶体管的漏极被输入与第一时钟信号反相的第二时钟信号；下拉维持电路单元，由达灵顿反相器和一个第三薄膜晶体管组成；下拉电路单元，将预充电节点和扫描驱动信号的电位拉低至低电位；以及自举电容，维持并提高预充电节点的电位。
每个单级goa电路单元不包括信号下传电路单元。
在每个单级goa电路单元的上拉电路单元中，第二薄膜晶体管的栅极连接到预充电节点，第二薄膜晶体管的源极连接本级的扫描驱动线以输出扫描驱动信号。
在每个单级goa电路单元的下拉维持电路单元中，达灵顿反相器具有输入端和输出端，其输入端连接到预充电节点，其输出端连接到第三薄膜晶体管的栅极。
在每个单级goa电路单元的下拉维持电路单元中，第三薄膜晶体管的漏极连接到低电源电压线，其源极连接到本级的扫描驱动线以输出扫描驱动信号。
在每个单级goa电路单元中，下拉电路单元包括第四薄膜晶体管和第五薄膜晶体管，其中，第四和第五薄膜晶体管的栅极彼此对接，并且均被输入下一级goa电路单元的扫描驱动信号；第四和第五薄膜晶体管的漏极均连接到低电源电压线；第四薄膜晶体管的源极连接到预充电节点，第五薄膜晶体管的源极连接到本级的扫描驱动线以输出扫描驱动信号。
在每个单级goa电路单元中，自举电容的一端连接到预充电节点，自举电容的另一端连接到本级的扫描驱动线。
第一时钟信号和第二时钟信号为反相的方波信号。
每个单级goa电路单元中包括的薄膜晶体管均为高电平导通的非晶硅薄膜晶体管。
根据本发明的示例性实施例，提供了一种显示装置，包括上述的液晶面板。
根据本发明的示例性实施例，提供了一种包括goa电路的液晶面板的驱动方法，所述液晶面板采用前述的液晶面板，所述驱动方法包括：在每个单级goa电路单元中，在预充电时段，上拉控制电路单元在第一时钟信号的控制下将上一级goa电路单元的扫描驱动信号输入到预充电节点，且对自举电容充电；在输出时段，上拉电路单元在预充电节点的电位和自举电容的控制下将与第一时钟信号反相的第二时钟信号输出到本级的扫描驱动线以输出扫描驱动信号；在复位时段，下拉电路单元在下一级goa电路单元的扫描驱动信号的控制下将低电源电压输入到预充电节点和本级的扫描驱动线，以对预充电节点和扫描驱动信号的电位进行复位，其中，在复位时段内，上拉控制电路单元在第一时钟信号的控制下将上一级goa电路单元的扫描驱动信号输入到预充电节点以维持预充电节点的低电位，下拉维持电路单元在预充电节点的电位的控制下将低电源电压输入到本级的扫描驱动线以维持扫描驱动信号的低电位。
附图说明
通过下面结合附图进行的对实施例的描述，本发明的上述和/或其它目的和优点将会变得更加清楚，其中：
图1是现有技术中单级goa电路单元的示意图；
图2是图1的下拉维持电路单元中包括的达灵顿反相器的电路图；
图3是图1的详细电路图；
图4是薄膜晶体管的等效电路图；
图5是根据本发明的示例性实施例的单级goa电路单元的电路图；以及
图6是图5的单级goa电路单元的信号波形图。
具体实施方式
现在将参照附图更详细地描述本公开的一个或更多个示例性实施例。相同或相对应的那些组件可以使用相同的附图标记并且省略重复的解释。
在此使用的术语仅用于描述示例实施例，发明构思不限于此。如这里使用的，除非上下文另外清楚指出，否则单数形式的“一个(种/者)”和“该(所述)”也意图包括复数形式。还将理解的是，当术语“包含”和“包括”在本说明书中使用时，说明存在所述特征、整体、步骤、操作、构件、元件和/或它们的组，但不排除存在或附加一个或更多个其他特征、整体、步骤、操作、构件、元件和/或它们的组。
为了便于之后的理解，首先对基本元件进行说明。根据本发明的示例实施例的液晶面板中的goa电路包括多个薄膜晶体管。图4是薄膜晶体管的等效电路图，薄膜晶体管的三个电极分别称为栅极gate、源极source和漏极drain，相应地，加载在各个电极上的电压可以分别标记为vg、vs和vd。在这里，源极source和漏极drain实际上是没有区别的，但是为了方便说明，在示例性实施例中，通常将电压较低的一端称为源极source，将电压较高的另一端称为漏极drain。因此，决定薄膜晶体管的导通状态的电压vgs＝vg-vs，当vgs>0时，薄膜晶体管处于导通状态，电流从漏极drain流向源极source；当vgs<0时器件处于截止状态。可选择地，在其他示例性实施例中，也可以将电压较低的一端称为漏极drain，将电压较高的另一端称为源极source，即，当薄膜晶体管处于导通状态时，电流从源极source流向漏极drain。
图5是根据本发明的示例性实施例的单级goa电路单元的电路图。
参照图5，根据本发明的示例性实施例的液晶面板包括goa电路，goa电路包括级联的多个单级goa电路单元，每个单级goa电路单元包括：上拉控制电路单元1、上拉电路单元2、下拉维持电路单元3、下拉电路单元4和自举电容5。以下，将以第n级goa电路单元的连接结构为例进行说明，其他级goa电路单元具有类似的结构。
如图5所示，第n级goa电路单元中的上拉控制电路单元1包括第一薄膜晶体管t11，其中，第一薄膜晶体管t11的栅极被输入第一时钟信号xck，第一薄膜晶体管t11的漏极被输入上一级(即，第(n-1)级)goa电路单元的扫描驱动信号g(n-1)，并且第一薄膜晶体管t11的源极连接到预充电节点q(n)。上拉控制电路单元1主要用于为预充电节点q(n)实现预充电。
如图5所示，上拉电路单元2包括第二薄膜晶体管t21，其中，第二薄膜晶体管t21的漏极被输入与第一时钟信号xck反相的第二时钟信号ck。上拉电路单元2主要用于提高扫描驱动信号g(n)的电位。
在本示例性实施例中，本级的上拉控制电路单元1中的第一薄膜晶体管t11的栅极被输入第一时钟信号xck，本级的上拉电路单元2中的第二薄膜晶体管t21的漏极被输入第二时钟信号ck。然而，发明构思不限于此，根据其他示例性实施例，本级的上拉控制电路单元1中的第一薄膜晶体管t11的栅极可以被输入第二时钟信号ck，本级的上拉电路单元2中的第二薄膜晶体管t21的漏极可以被输入与第二时钟信号ck反相的第一时钟信号xck。为了便于说明，以下将详细描述第一薄膜晶体管t11被输入第一时钟信号xck而第二薄膜晶体管t21被输入第二时钟信号ck的示例性实施例。
如图5所示，下拉维持电路单元3由达灵顿反相器和一个第三薄膜晶体管t32组成。下拉维持电路单元3主要用于将预充电节点q(n)、扫描驱动信号g(n)的电位维持在低电源电压vss不变。
另外，根据本示例性实施例的液晶面板的单级goa电路单元还包括下拉电路单元和自举电容。下拉电路单元用于将预充电节点和扫描驱动信号的电位拉低至低电位。自举电容用于维持并提高预充电节点的电位。与现有技术中的单级goa电路单元相比，根据本发明的示例实施例的液晶面板所包括的单级goa电路单元利用时钟信号代替来自上一级的下传信号，并且取消了如图3所示的下拉维持电路单元⑤中的薄膜晶体管t42，从而简化了电路结构，有利于实现液晶面板的窄边框设计。
下面，将参照图5详细描述根据本发明的示例性实施例的液晶面板所包括的单级goa电路单元的结构。
与图3所示的单级goa电路单元不同，如图5所示的单级goa电路单元可以不包括信号下传电路单元。例如，上拉电路单元2可以仅包括第二薄膜晶体管t21。第二薄膜晶体管t21的栅极可以被连接到预充电节点q(n)。第二薄膜晶体管t21的漏极可以被输入与第一时钟信号xck反相的第二时钟信号ck。第二薄膜晶体管t21的源极可以被连接到本级的扫描驱动线以输出扫描驱动信号g(n)。由于根据本发明的示例性实施例的液晶面板中的单级goa电路单元不包括信号下传电路单元，因此其不必向下一级发送下传信号，下一级的上拉控制电路单元也不再接收来自本级的下传信号，而是以接收时钟信号来代替接收下传信号，使得可以进一步简化电路结构。
在图5所示的单级goa电路单元中，下拉维持电路单元3可以不包括薄膜晶体管t42，而是仅由达灵顿反相器和第三薄膜晶体管t32组成。例如，达灵顿反相器可以具有输入端input和输出端output。第三薄膜晶体管t32的栅极可以连接到达灵顿反相器的输出端output，其漏极可以连接到输出直流的低电源电压vss的低电源电压线，其源极可以连接到本级的扫描驱动线以输出扫描驱动信号g(n)。
图5的达灵顿反相器可以包括四个薄膜晶体管t51、t52、t53和t54，在这种情况下，薄膜晶体管t52和t54的栅极均可以连接到输入端input，从而均连接到预充电节点q(n)，薄膜晶体管t52和t54的漏极均可以连接到低电源电压线vss，薄膜晶体管t54的源极可以连接到输出端output，薄膜晶体管t52的源极可以连接到薄膜晶体管t51的源极和薄膜晶体管t53的栅极；薄膜晶体管t51和t53可以串联连接，即，薄膜晶体管t53的漏极、薄膜晶体管t51的漏极和栅极均可以被输入控制信号lc，薄膜晶体管t53的源极可以连接到输出端output。
在本示例性实施例中，假设控制信号lc始终为高电位信号，并且低电源电压vss始终为低电位信号，当达灵顿反相器的输入端input被输入高电位信号时，其输出端output输出低电位信号；当达灵顿反相器的输入端input被输入低电位信号时，其输出端output输出高电位信号。
如图5所示，下拉电路单元4可以包括第四薄膜晶体管t41和第五薄膜晶体管t31，其中，两个薄膜晶体管t31和t41的栅极可以彼此对接，并且可以均被输入下一级(即，第(n+1)级)goa电路单元的扫描驱动信号g(n+1)；两个薄膜晶体管t31和t41的漏极均可以连接到低电源电压线；第五薄膜晶体管t31的源极可以连接到本级的扫描驱动线以输出扫描驱动信号g(n)，第四晶体管t41的源极可以连接到预充电节点q(n)。
如图5所示，自举电容cbt的一端可以连接到预充电节点q(n)，其另一端可以连接到本级的扫描驱动线。自举电容5是利用了电容两端电压不能突变的特性。当电容两端保持有一定电压时，提高电容负端电压，正端电压仍保持与负端的原始压差，等于正端的电压被负端举起来了。利用这种特性，自举电容cbt可以维持并提高预充电节点q(n)的电位。
在本发明的示例性实施例中，goa电路中的所有薄膜晶体管可以均为高电平导通的n型薄膜晶体管，例如，高电平导通的n型非晶硅(a-si)薄膜晶体管或nmos薄膜晶体管。然而，发明构思不限于此，在其他示例性实施例中，goa电路中的薄膜晶体管也可以均为低电平导通的p型薄膜晶体管，诸如pmos薄膜晶体管。
图6是图5的单级goa电路单元的信号波形图。下面将参照图5和图6对单级goa电路单元的驱动方法做详细说明。
在本示例性实施例中，第二时钟信号ck可以为占空比(即，高电平在一个周期内占有的时间比值)为50％的方波信号，也可以是占空比为其他比值的信号。第二时钟信号ck与第一时钟信号xck反相。控制信号lc可以为高电位信号，低电源电压vss可以为低电位信号。
在本示例性实施例中，为便于说明，将描述向第二薄膜晶体管t21的漏极输入第二时钟信号ck并且向第一薄膜晶体管t11的栅极输入第一时钟信号xck的实施例作为示例，但是发明构思不限于此，可以向第二薄膜晶体管t21的漏极输入第一时钟信号xck并且向第一薄膜晶体管t11的栅极输入第二时钟信号ck。另外，假设第n级goa电路单元所包括的薄膜晶体管均为高电平导通的n型薄膜晶体管。
1、在预充电时段t1期间
在上拉控制电路单元1中，由于第一时钟信号xck为高电位，所以第一薄膜晶体管t11导通，从而上一级(即，第(n-1)级)goa电路单元的扫描驱动信号g(n-1)的高电位从第一薄膜晶体管t11的漏极传输到与第一薄膜晶体管t11的源极连接的预充电节点q(n)，因此，预充电节点q(n)被充入高电位，且对自举电容cbt充电，实现预充电功能。
在上拉电路单元2中，由于预充电节点q(n)为高电位，所以第二薄膜晶体管t21导通，从而与第一时钟信号xck反相的第二时钟信号ck的低电位从第二薄膜晶体管t21的漏极传输到与第二薄膜晶体管t21的源极连接的扫描驱动线，即，输出低电位的扫描驱动信号g(n)。
在下拉维持电路单元3中，由于预充电节点q(n)为高电位，即，达灵顿反相器的输入端input被输入高电位，则输出端output输出低电位，从而第三薄膜晶体管t32截止。
2、在输出时段t2期间
第一时钟信号xck由高电位变为低电位，第二时钟信号ck由低电位变为高电位。在上拉控制电路单元1中，由于第一时钟信号xck为低电位，所以第一薄膜晶体管t11截止。
在上拉电路单元2中，由于预充电节点q(n)在自举电容cbt的作用下被拉至某一更高电位，所以第二薄膜晶体管t21仍然导通，从而第二时钟信号ck的高电位从第二薄膜晶体管t21的漏极传输到与第二薄膜晶体管t21的源极连接的扫描驱动线，即，输出高电位的扫描驱动信号g(n)。
在下拉维持电路单元3中，由于预充电节点q(n)为高电位，即，达灵顿反相器的输入端input被输入高电位，则输出端output输出低电位，从而第三薄膜晶体管t32仍然截止。
3、在复位时段t3期间
在下拉电路单元4中，由于下一级(即，第(n+1)级)goa电路单元的扫描驱动信号g(n+1)从低电位转变为高电位，则第五薄膜晶体管t31和第四薄膜晶体管t41导通，低电源电压vss经由第四薄膜晶体管t41传输到预充电节点q(n)，且经由第五薄膜晶体管t31传输到本级的扫描驱动线，从而预充电节点q(n)和扫描驱动信号g(n)的电位均被拉至低电位。
在上拉控制电路单元1中，第一时钟信号xck由t2期间的低电位再次转变为高电位，第一薄膜晶体管t11导通；此时，由于上一级(即，第(n-1)级)goa电路单元的扫描驱动信号g(n-1)为低电位，其经由第一薄膜晶体管t11传输到预充电节点q(n)，进而使预充电节点q(n)保持低电位。
在上拉电路单元2中，由于预充电节点q(n)保持为低电位，所以第二薄膜晶体管t21截止。
在下拉维持电路单元3中，由于预充电节点q(n)保持为低电位，即，反相器输入端input被输入低电位，则输出端output输出高电位，从而第三薄膜晶体管t32导通，低电源电压vss经由第三薄膜晶体管t32传输到本级的扫描驱动线，即，维持扫描驱动信号g(n)的低电位。
概括而言，本申请还提供了一种包括goa电路的液晶面板的驱动方法，该goa电路可以具有如图5所示的电路结构，所述液晶面板的驱动方法包括：在每个单级goa电路单元中，在预充电时段t1期间，上拉控制电路单元1在第一时钟信号xck的控制下，将上一级goa电路单元的扫描驱动信号g(n-1)输入到预充电节点q(n)，且对自举电容ct充电；在输出时段t2期间，上拉电路单元2在预充电节点q(n)的电位和自举电容ct的控制下，将与第一时钟信号反相的第二时钟信号ck输出到本级的扫描驱动线以输出扫描驱动信号g(n)；在复位时段t3期间，下拉电路单元4在下一级goa电路单元的扫描驱动信号g(n+1)的控制下将低电源电压vss输入到预充电节点q(n)和本级的扫描驱动线，以对预充电节点q(n)和扫描驱动信号g(n)的电位进行复位(即，拉低至低电位)，其中，在复位时段内，上拉控制电路单元1在第一时钟信号xck的控制下将上一级goa电路单元的扫描驱动信号g(n-1)输入到预充电节点q(n)以维持预充电节点q(n)的低电位，下拉维持电路单元3在预充电节点q(n)的电位的控制下将低电源电压vss输入到本级的扫描驱动线以维持扫描驱动信号g(n)的低电位。
从图5和图6的电路驱动方法可以看出，由于采取时钟信号ck和xck来代替下传信号而输入到上拉控制电路单元，所以在单级goa电路单元中取消信号下传单元并不会造成信号级传异常的情况。此外，尽管时钟信号ck和xck周期性地在高、低电位之间跳变，但是在每个单级goa电路单元中，当第一时钟信号xck为高电位时，第一薄膜晶体管t11被导通，此时只有当上一级goa电路单元的扫描驱动信号g(n-1)同样为高电位时，预充电节点q(n)才会被拉至高电位；除此之外，当扫描驱动信号g(n-1)为低电位时，预充电节点q(n)均会被拉至低电位，即，实现了下拉维持电路单元的部分功能。因此，在单级goa电路单元中取消下拉维持电路单元中的如图3所示的薄膜晶体管t42，不会对维持预充电节点q(n)的低电位造成影响。
综上所述，本公开提供了一种包括goa电路的液晶面板及其驱动方法，所述goa电路包括级联的多个单级goa电路单元，在每个单级goa电路单元中，完全取消了信号下传电路单元，简化了下拉维持电路单元的电路结构，改进了上拉控制电路单元的控制信号，使其同样可以起到下拉维持电路单元的部分功能，从而减少了goa电路中使用的薄膜晶体管的数量，并且减少了信号线的数量，简化了goa电路结构，为未来液晶面板的窄边框设计提供了新的构想和思路。
此外，除了goa电路以外，根据本发明的示例性实施例液晶面板还可以包括偏光片、滤光片、液晶层和背光模块等本领域常见的各种元件，这里将不再作详细阐述。
前述内容是本发明的示例且不应被解释为限制本发明。虽然已经描述了本发明的一些实施例，但是本领域技术人员将容易地理解，在实质上不脱离本发明的特征和方面的情况下，可在实施例中进行许多修改。因此，所有这样的修改意在被包括在由权利要求及其等同物限定的本发明的范围内。