列驱动器、显示装置及驱动方法与流程

本发明的实施例涉及半导体技术领域，特别涉及一种列驱动器、显示装置及驱动方法。

背景技术：

在众多电子产品中，显示装置具有重要作用，随着科技的发展，对于高分辨率、高刷新率、高亮度、低功耗的显示装置具有极大需求。

现有技术主要采用模拟驱动方式对显示装置进行灰度控制，即，列驱动器使用电压或电流的模拟量等级来控制显示装置的灰度。然而，对于oled、led等显示器件而言，若实现较高的灰度等级，那么每一灰度阶梯的电压需要控制在很小范围内，这对数模转换器(dac)的转换精度和抗干扰能力提出了非常高的要求。

数字脉宽调制显示驱动是一种新型的显示驱动方法，其基本原理是将一帧显示时间分为不同权重的子帧，精确控制每个像素点在一帧显示时间中点亮的时间，从而控制显示的灰度。由于采用全数字的驱动方式，可避免外界信号对模拟电路的干扰，是一种理想的显示驱动方式。

在数字脉宽调制显示驱动中，为减小时钟频率需采用并行输入的方式，但是同时需要外接两块大容量大位宽的存储器，大大增加了显示装置的结构复杂度和制备难度。目前利用数字脉宽调制的显示装置都需要较高的时钟频率进行驱动，并没有成熟的数字脉宽驱动器用于显示装置。

技术实现要素：

本发明的实施例旨在提出一种新型的列驱动器、显示装置及驱动方法。

根据本发明的一个方面，提出一种用于显示装置的列驱动器，包括：列移位寄存器；连接至所述列移位寄存器的锁存器；行移位寄存器；连接至所述锁存器和所述行移位寄存器的存储单元阵列，所述存储单元阵列包括m个主列和n行，每一个主列包括p个数位列，一共构成m×n×p个数据位，其中，一个主列和一行所限定的p个数据位构成对应一个像素点的存储单元；m个输出端，其中，一个主列的p个数位列共同连接至一个输出端；m×p个控制开关，其中，一个数位列经由一个控制开关连接至输出端，m×p个控制开关的状态由p个控制信号依次控制，一个控制信号用于同时控制来自m个主列的同一数位列的控制开关的状态。

根据一些实施方式，所述列驱动器还包括设置于所述锁存器与所述存储单元阵列之间的写使能开关，其中，当所述列驱动器处于写入状态时，所述写使能开关闭合；当所述列驱动器处于读出状态时，所述写使能开关打开。

根据一些实施方式，所述列驱动器还包括m个灵敏放大器，其中，一个主列的p个数位列经由p个控制开关共同连接至一个灵敏放大器，然后再连接至输出端。

根据一些实施方式，所述列驱动器还包括m×p个预充电开关，其中，一个数位列经由一个预充电开关连接至电源。

根据一些实施方式，所述存储单元阵列包括静态随机存储单元阵列、动态随机存储单元阵列、非挥发性存储单元阵列中的一种或多种。

根据本发明的另一方面，提出一种显示装置，包括：显示面板，包括以m列和n行布置的像素阵列；以及两个所述的列驱动器，所述列驱动器的输出端连接至所述显示面板；其中，两个列驱动器分别交替处于读出状态和写入状态。

根据一些实施方式，所述显示装置包括液晶显示装置、有机发光显示装置、led显示装置、微显示器中的一种或多种。

根据本发明的又一方面，提出一种显示装置的驱动方法，包括：接收图像数据；将图像数据存储到列移位寄存器中，之后将列移位寄存器中的图像数据锁存到锁存器中；将锁存器中的图像数据存储至存储单元阵列，所述存储单元阵列包括m个主列和n行，每一个主列包括p个数位列，一共构成m×n×p个数据位，其中，一个主列和一行所限定的p个数据位构成对应一个像素点的存储单元；依次通过p个控制信号控制m×p个控制开关的状态，其中，一个控制信号用于同时控制来自m个主列的同一数位列的控制开关的状态；使存储单元阵列中的图像数据经由m×p个控制开关传送至m个输出端，其中，一个主列的p个数位列所存储的图像数据共同传送至一个输出端。

根据一些实施方式，通过写使能开关控制所述锁存器与所述存储单元阵列之间的连接状态，其中，当存储图像数据时，使得所述写使能开关闭合；当输出图像数据时，使得所述写使能开关打开。

根据一些实施方式，通过m×p个预充电开关分别将m×p个数位列连接至电源。

在根据本发明的实施例的用于显示装置的列驱动器中，通过设置包括m个主列、p个数位列和n行的存储单元阵列，可以存储多个像素点的多位数据，同时对图像数据进行并行传输，可降低工作频率；通过利用p个控制信号依次控制m×p个控制开关，每次可同时读出m个主列的同一数据位存储的数据，使得在数字脉宽调制中，一个子帧只读取p位数据中对应的一位数据，可提高显示效果、降低系统复杂度、便于应用。

附图说明

通过下文中参照附图对本发明所作的描述，本发明的其它目的和优点将显而易见，并可帮助对本发明有全面的理解。

图1示出了根据本发明的一个示例性实施例的用于显示装置的列驱动器的结构示意图；以及

图2示出了根据本发明的一个示例性实施例的显示装置的结构示意图。

具体实施方式

下面通过实施例，并结合附图，对本发明的技术方案作进一步具体的说明。在说明书中，相同或相似的附图标号指示相同或相似的部件。

在下面的详细描述中，为便于解释，阐述了许多具体的细节以提供对本披露实施例的全面理解。然而明显地，一个或多个实施例在没有这些具体细节的情况下也可以被实施。在其他情况下，公知的结构和装置以图示的方式体现以简化附图。

图1示出了根据本发明的一个示例性实施例的用于显示装置的列驱动器100的结构示意图。如图1所示，列驱动器100包括：列移位寄存器1；连接至列移位寄存器1的锁存器2；行移位寄存器3；连接至锁存器2和行移位寄存器3的存储单元阵列4，存储单元阵列4包括m个主列和n行，每一个主列包括p个数位列，一共构成m×n×p个数据位，其中，一个主列和一行所限定的p个数据位构成对应一个像素点的存储单元1-2；m个输出端5，其中，一个主列的p个数位列共同连接至一个输出端5；m×p个控制开关6，其中，一个数位列经由一个控制开关6连接至输出端5，m×p个控制开关6的状态由p个控制信号7依次控制，一个控制信号7用于同时控制来自m个主列的同一数位列的控制开关6的状态。在根据本发明的实施例的用于显示装置的列驱动器中，通过设置包括m个主列、p个数位列和n行的存储单元阵列，可以存储多个像素点的多位数据，同时对图像数据进行并行传输，可降低工作频率；通过利用p个控制信号依次控制m×p个控制开关，每次可同时读出m个主列的同一数据位存储的数据，使得在数字脉宽调制中，一个子帧只读取p位数据中对应的一位数据，可提高显示效果、降低系统复杂度、便于应用。

在本发明的实施例中，列驱动器100可包括m列移位寄存器，每一列包括p位触发器单元；列驱动器100可包括m列锁存器，每一列包括p个锁存器。m、n和p可以是正整数，p表示列驱动器100的位数，可以根据需要设计任意位数的列驱动器，例如8位、10位等，位数越高，显示效果越好。存储单元阵列4的图像数据经m个输出端5传送至显示面板21(图2示出)，m个输出端5与显示面板21的列线一一对应连接。存储单元阵列4可以包括静态随机存储单元阵列、动态随机存储单元阵列、非挥发性存储单元阵列中的一种或多种。

继续参照图1，列驱动器100还包括设置于锁存器2与存储单元阵列4之间的写使能开关8，其中，当列驱动器100处于写入状态时，写使能开关8闭合，锁存器2锁存的图像数据可传送至存储单元阵列4；当列驱动器100处于读出状态时，写使能开关8打开，锁存器2与存储单元阵列4的连接断开。写使能开关8可由写使能信号控制。

继续参照图1，列驱动器100还包括m个灵敏放大器9，其中，一个主列的p个数位列经由p个控制开关共同连接至一个灵敏放大器9，然后再连接至输出端5。在图1中，m个灵敏放大器9和m个输出端5分别示意为9-1，9-2...9-m；5-1，5-2...5-m。

继续参照图1，列驱动器100还包括m×p个预充电开关10，其中，一个数位列经由一个预充电开关10连接至电源11，用于为列线预充电。预充电开关10可由预充电信号控制。

下面以8位的列驱动器为例进行说明。

列驱动器可包括m列移位寄存器，每一列具有8位触发器单元；还包括m列锁存器，每一列具有8个锁存器；并包括一个m×n×8位存储单元阵列(例如sram存储单元)，阵列的每一主列包含8个数位列，每一个数位列对应本数位列所有n行上的一位存储单元，一个主列和一行所限定的8个数据位构成对应一个像素点的8位数据存储单元；每一个数位列都连接至一个控制开关6，分别表示为s0、s1......s7；8个控制开关6的状态经由8个控制信号控制，8个控制信号分别表示为r0、r1......r7，8个控制信号依次单独进行控制，一个控制信号可控制s0、s1......s7同时打开或闭合；每一主列的所有数据位通过控制开关6后连接到同一个灵敏放大器9后输出到显示面板21的列线；每一数位列都连接有一个预充电开关10，由预充电信号控制，用于接通或断开列线与电源11的连接。

下面对列驱动器的写入状态进行描述：在一帧图像数据到来时，列驱动器的写使能开关8闭合以接收图像数据，此时控制开关s0、s1......s7均处于断开状态，列扫描时钟与显示信号的列扫描时钟同步，行扫描时钟与显示信号的行扫描时钟同步。随着列扫描时钟的触发，将第1行m个像素点的8位显示数据存储到列移位寄存器1中，随后将所有数据锁存到m×8个锁存器2中，此时第1行的行驱动器打开，第1行所有sram存储单元的位线打开，把所有数据存储至sram存储单元阵列中，之后第1行驱动器关闭，第2行打开，存储第2行数据......直至第n行数据存储完毕。由此，经过一帧的时间，将一帧图像的所有行的数据都存入存储单元阵列4中。

下面对列驱动器的读出状态进行描述：一帧图像被分为8个子帧，8位数据从最高有效位(msb)到最低有效位(lsb)，对应每个子帧的时间分别为：第7位对应t/2、第6位对应t/4、第5位对应t/8、第4位对应t/16、第3位对应t/32、第2位对应t/64、第1位对应t/128、第0位对应t/256。每个子帧的所有像素点数据读出的总时间都是最小子帧的时间t/256。在所有子帧的时间内，列驱动器的写使能开关8打开，使得列线与锁存器2的连接断开，控制信号r0、r1......r7在第1到第8个子帧依次单独打开，使得每一个子帧只读取8位中的rx对应的一位数据。读取数据时，随着行移位寄存器3的工作，每一行依次打开，同时预充电信号打开，为列线预充电。由于在第x子帧时对应的rx控制开关打开，因此这一行存储的所有数据的第x位的数据的差分信号输入到灵敏放大器9，将此位数据读出，从而将一行m个数据同时读出，写入显示面板21中。由于列驱动器的行移位寄存器时钟与显示面板的行时钟同步，保证了读出的某行数据恰好写入显示面板21的相同行中。

图2示出了根据本发明的一个示例性实施例的显示装置200的结构示意图，如图2所示，显示装置200可包括：显示面板21，包括以m列和n行布置的像素阵列；以及两个本发明的列驱动器100，列驱动器100的输出端连接至显示面板21；其中，两个列驱动器分别交替处于读出状态和写入状态。当一个列驱动器处于读出状态时，另一个列驱动器处于写入状态，两个列驱动器在两帧图像时间内交替读写。两个列驱动器100的电路可以分别制作在两个芯片上，也可以制作在同一个芯片上；可以分布在显示面板21的两侧，也可以安放在显示面板21的同一侧。

显示装置200可包括液晶显示装置、有机发光显示装置、led显示装置、微显示器中的一种或多种。

当列驱动器100应用于微显示器时，可以将列驱动器100的电路与微显示器的显示面板集成在同一个集成电路芯片上，也可以采用引线键合、倒装焊键合、穿过硅片通道(tsv)键合等方式将两者连接，但不仅限于这些键合方式。

本发明还公开了一种显示装置的驱动方法，包括以下步骤：

s1，接收图像数据；

s2，将图像数据存储到列移位寄存器1中，之后将列移位寄存器1中的图像数据锁存到锁存器2中；

s3，将锁存器2中的图像数据存储至存储单元阵列4，存储单元阵列4包括m个主列和n行，每一个主列包括p个数位列，一共构成m×n×p个数据位，其中，一个主列和一行所限定的p个数据位构成对应一个像素点的存储单元；

s4，依次通过p个控制信号控制m×p个控制开关的状态，其中，一个控制信号用于同时控制来自m个主列的同一数位列的控制开关的状态，使得在数字脉宽调制中，一个子帧只读取p位数据中对应的一位数据；

s5，使存储单元阵列4中的图像数据经由m×p个控制开关传送至m个输出端，其中，一个主列的p个数位列所存储的图像数据共同传送至一个输出端。

进一步地，可通过写使能开关8控制锁存器2与存储单元阵列4之间的连接状态，其中，当存储图像数据时，使得写使能开关8闭合；当输出图像数据时，使得写使能开关8打开。

进一步地，通过m×p个预充电开关分别将m×p个数位列连接至电源。

本发明的列驱动器100可以应用于不同灰度等级单色或彩色显示装置，也可以在硅基集成电路、化合物集成电路、tft电路、有机器件集成电路等集成电路中实现。

本发明以1920×1080分辨率、8位灰度、60hz刷新率为例，计算使用列驱动器100的显示装置的驱动方法的时钟频率，写入状态的时钟频率与标准显示信号相同，约130mhz；而读出状态的时钟频率按最小时间的子帧的时钟频率计算，最小子帧的时间为正常60hz显示一帧时间16.6ms的256分之一，即64.8us，读状态的扫描时钟即行移位寄存器的时钟周期，为64.8us的1080分之一，即60ns，不到20mhz。即使扩展到10位灰度显示，时钟频率也仅为不到80mhz。本发明的列驱动器100能有效降低数字脉宽驱动显示的工作频率，提高显示效果。

虽然结合附图对本发明进行了说明，但是附图中公开的实施例旨在对本发明的实施方式进行示例性说明，而不能理解为对本发明的一种限制。为了清楚地示出各个部件的细节，附图中的各个部件并不是按比例绘制的，所以附图中的各个部件的比例也不应作为一种限制。

虽然本发明总体构思的一些实施例已被显示和说明，本领域普通技术人员将理解，在不背离本发明总体构思的原则和精神的情况下，可对这些实施例做出改变，本发明的范围以权利要求和它们的等同物限定。