一种显示装置的制作方法

本发明涉及显示技术领域，具体涉及一种显示装置。

背景技术：

现有技术中显示屏采用有机材料制作发光器件，用薄膜晶体管来构建像素电路，像素与像素之间采用阵列式排布，显示屏逐行扫描的刷新方式。但是即使驱动电压完全相同，每个像素的发光亮度也不一定相同，从而造成了显示屏的发光亮度不均匀的问题。

技术实现要素：

有鉴于此，本发明实施例提供了一种显示装置，解决了现有技术中显示屏的显示亮度不均匀的技术问题。

为使本发明的目的、技术手段和优点更加清楚明白，以下结合附图对本发明作进一步详细说明。显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

根据本发明的一个方面，本发明一实施例提供了一种显示装置，包括：像素驱动电路，用于驱动所述显示装置中的像素发光，所述像素驱动电路包括驱动晶体管，所述驱动晶体管的第一端接收电源电压；驱动芯片，所述驱动芯片用于为所述像素驱动电路中的驱动晶体管提供数据信号电压；以及，侦测电路，所述侦测电路的输入端与所述像素驱动电路中的所述驱动晶体管的第二端电连接，所述侦测电路的输出端输出数字信号，所述数字信号反应所述驱动晶体管的沟道电流；其中，所述驱动芯片进一步配置为：接收所述侦测电路输出的所述数字信号，并根据所述数字信号计算并存储所述驱动晶体管的阈值电压。

在本发明一实施例中，所述驱动芯片包括：判断模块，用于接收所述侦测电路输出的所述数字信号，并根据所述数字信号判断所述驱动晶体管的沟道电流；以及，计算模块，用于当所述驱动晶体管的沟道电流为零时，记录所述驱动芯片输出的所述数据信号电压，并根据所述数据信号电压计算并存储所述驱动晶体管的阈值电压。

在本发明一实施例中，所述侦测电路包括：第一开关晶体管，所述第一开关晶体管的第一端与所述驱动晶体管的第二端电连接；第一电容，所述第一电容与所述第一开关晶体管并联；运算放大器，所述运算放大器的第一端与所述第一电容的第一端电连接，所述运算放大器的第二端与所述第一电容的第二端连接，所述运算放大器的第三端接收初始化电压；对称多处理器，所述对称多处理器的第一端与所述运算放大器的所述第二端电连接；以及，模拟数字转换器，所述模拟数字转换器的第一端与所述对称多处理器的第二端电连接，所述模拟数字转换器的第二端为输出端，所述输出端输出所述数字信号。

在本发明一实施例中，显示装置进一步包括：第一控制器，用于为所述第一开关晶体管以及所述对称多处理器提供第一扫描控制信号；其中，所述第一控制器配置为执行以下步骤：将具有第一电压幅值的第一扫描控制信号传输至所述第一开关晶体管，使得所述第一开关晶体管导通；将具有第二电压幅值的控制信号传输至所述对称多处理器，使得所述对称多处理器断开；将具有第二电压幅值的第一扫描控制信号传输至所述第一开关晶体管，使得所述第一开关晶体管截止；将具有第一电压幅值的控制信号传输至所述对称多处理器，使得所述对称多处理器导通；以及，将具有第一电压幅值的第一扫描控制信号传输至所述第一开关晶体管，使得所述第一开关晶体管导通；将具有第二电压幅值的控制信号传输至所述对称多处理器，使得所述对称多处理器断开。

在本发明以实施例中，所述显示装置包括：呈n列m行阵列分布的多个像素，其中m和n均为大于等于2的整数；以及，多路选通器，用于将所述侦测电路与每行像素中每列像素的像素驱动电路中的驱动晶体管的第二端依次电连通。

在本发明一实施例中，所述像素驱动电路包括：发光器件；数据存储模块，所述数据存储模块的一端用于接收电源电压，所述数据存储模块的另一端与所述驱动晶体管的控制端电连接；数据存储控制模块，所述数据存储控制模块的一端接收数据信号电压，所述数据存储控制模块的另一端分别与所述驱动晶体管的控制端以及所述数据存储模块的另一端电连接；以及，初始化模块，所述初始化模块的一端分别与所述驱动晶体管的第二端以及所述发光器件的阳极电连接，所述初始化模块的另一端与所述侦测电路的输入端电连接。

在本发明一实施例中，所述数据存储模块包括第二电容，所述第二电容的第一端用于接收所述电源电压，所述第二电容的第二端与所述驱动晶体管的控制端电连接；所述数据存储控制模块包括第二开关晶体管，所述第二开关晶体管的第一端接收所述数据信号电压，所述第二开关晶体管的第二端分别与所述驱动晶体管的控制端以及所述第二电容的第二端电连接；所述初始化模块包括第三开关晶体管，所述第三开关晶体管的第一端与所述驱动晶体管的第二端电连接，所述第三开关晶体管的第二端与所述侦测电路的输入端电连接。

在本发明一实施例中，所述显示装置进一步包括：扫描控制线，分别与所述第二开关晶体管的控制端以及所述第三开关晶体管的控制端电连接，所述扫描控制线用于为所述第二开关晶体管以及所述第三开关晶体管传输扫描控制信号。

在本发明一实施例中，所述扫描控制线包括：第一扫描控制线，与所述第二开关晶体管的控制端电连接，用于为所述第二开关晶体管传输第二扫描控制信号；以及，第二扫描控制线，与所述第三开关晶体管的控制端电连接，用于为所述第三开关晶体管传输第三扫描控制信号。

在本发明一实施例中，所述显示装置进一步包括：第二控制器，所述第二控制器的一端与所述扫描控制线电连接，用于为所述扫描控制线提供所述扫描控制信号，其中，所述第二控制器配置为执行以下步骤：将具有第三电压幅值的扫描控制信号传输至所述第二开关晶体管的控制端以及所述第三开关晶体管的控制端，使得所述第二开关晶体管以及所述第三开关晶体管均导通；将具有第三电压幅值的扫描控制信号传输至第二开关晶体管的控制端以及所述第三开关晶体管的控制端，使得所述第二开关晶体管以及所述第三开关晶体管均导通；以及，将具有第四电压幅值的扫描控制信号传输至第二开关晶体管的控制端以及所述第三开关晶体管的控制端，使得所述第二开关晶体管以及所述第三开关晶体管均截止。

本发明实施例提供的显示装置，采用了侦测电路来侦测一个像素电路中的驱动晶体管的阈值电压，侦测到的阈值电压降用于驱动像素发光过程中对驱动晶体管的阈值电压的补偿，从而能够使得每个像素的电流与该像素电路中的驱动晶体管的阈值电压无关，从而能够使得每个像素的发光亮度相同，从而使得显示屏的发光亮度均匀。

附图说明

图1所示为本发明一实施例提供的一种显示装置的结构示意图；

图2所示为本发明另一实施例提供的一种显示装置的结构示意图；

图3所示为本发明另一实施例提供的一种显示装置的结构示意图；

图4所示为本发明另一实施例提供的一种显示装置的结构示意图；

图5所示为本发明另一实施例提供的一种显示装置的结构示意图；

图6所示为本发明另一实施例提供的一种显示装置的结构示意图；

图7所示为本发明一实施例提供的一种显示装置中驱动侦测像素的阈值电压时的驱动时序图；

图8所示为本发明另一实施例提供的一种显示装置中驱动侦测像素的阈值电压时的数据信号电压的变化时序图。

具体实施方式

正如背景技术所述，现有技术中显示屏中的每个像素的发光亮度不均匀，从而使得显示屏的显示亮度不均匀，发明人研究发现，出现这种问题的原因在于像素电路中的驱动薄膜晶体管工作于饱和区，沟道电流等于发光器件的发光电流，但是由于制作原因，每个驱动薄膜晶体管的阈值电压会有所不同，因此会造成每个像素的发光亮度不均匀，从而造成了显示屏的显示亮度不均匀的问题。

基于此，本发明提供了一种显示装置，在驱动像素发光之前，先采用侦测电路侦测到该像素的阈值电压，在驱动像素发光的过程中，该阈值电压用于驱动电路的补偿运算，从而使得流经发光器件的电流跟驱动晶体管的阈值电压无关，从而能够使得每个像素的发光亮度相同，从而使得显示屏的发光亮度均匀。

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

具体的，本发明提供的一种显示装置，包括：像素驱动电路，用于驱动所述显示装置中的像素发光，所述像素驱动电路包括驱动晶体管，所述驱动晶体管的第一端接收电源电压；驱动芯片，所述驱动芯片用于为所述像素驱动电路中的驱动晶体管提供数据信号电压；以及，侦测电路，所述侦测电路的输入端与所述像素驱动电路中的所述驱动晶体管的第二端电连接，所述侦测电路的输出端输出数字信号，所述数字信号能够反应出所述驱动晶体管的沟道电流；其中，所述驱动芯片进一步配置为：接收所述侦测电路输出的数字信号，并根据所述数字信号计算并存储所述驱动晶体管的阈值电压。

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

图1所示为本发明一实施例提供的显示装置的结构示意图，如图1所示，显示装置包括：像素驱动电路1、驱动芯片2，数据信号线以及侦测电路3；其中，像素驱动电路1用于驱动显示装置中的像素发光，且像素驱动电路1包括驱动晶体管m5，驱动晶体管m5的第一端接收电源电压vdd。驱动芯片2的一端通过数据信号线(dataline)实现与驱动晶体管m5的控制端电连接，驱动芯片2为像素驱动电路1中的驱动晶体管m5的栅极提供数据信号电压vdata。侦测电路3的输入端与驱动晶体管m5的第二端电连接，从而达到侦测电路3与像素驱动电路1的电连接，侦测电路3的输出端与驱动芯片2的第一端电连接，侦测电路3的输出端输出数字信号code，其中数字信号code能够反应出驱动晶体管m5的沟道电流。其中，驱动芯片2进一步配置为：接收侦测电路3输出的数字信号code，并根据数字信号code计算并存储驱动晶体管m5的阈值电压。

本发明实施例提供的显示装置，采用了侦测电路3与驱动芯片2的共同配合下侦测一个像素电路中的驱动晶体管m5的阈值电压，侦测到的阈值电压将被用于驱动像素发光过程中对驱动晶体管m5的阈值电压的补偿，从而能够使得像素的电流与该像素电路中的驱动晶体管m5的阈值电压无关，从而能够使得每个像素的发光亮度相同，从而使得显示屏的发光亮度均匀。

在本发明一实施例中，如图2所示，驱动芯片2包括判断模块21以及计算模块22。其中判断模块21用于接收侦测电路3输出的数字信号code，并根据数字信号code判断驱动晶体管m5的沟道电流。计算模块22用于当驱动晶体管m5的沟道电流为零时，记录驱动芯片2输出的数据信号电压vdata，并根据数据信号电压vdata计算并存储驱动晶体管m5的阈值电压。当判断模块21接收的侦测电路3中的相邻两个数字信号code接近或者相同时，即判定驱动晶体管m5的沟道电流为零，然后计算模块22根据驱动晶体管m5传来的沟道电流为零的信息后，计算模块22记录该相邻两个数字信号code中最后一个数字信号code所对应的数据信号电压vdata的值。当驱动晶体管m5中的沟道电流为零时，即驱动晶体管m5的栅极电压(即数据信号电压vdata)与驱动晶体管m5的第一端的电压(即电源电压vdd)以及驱动晶体管m5的阈值电压vth的差值为零，即vdata-vdd-vth＝0，因此即可计算出驱动晶体管m5的阈值电压vth＝vdata-vdd。

在本发明一实施例中，如图3所示，侦测电路3包括第一开关晶体管m1、第一电容c1、运算放大器oa、对称多处理器smp以及模拟数字转换器adc。其中，第一开关晶体管m1的第一端与驱动像素电路中的驱动晶体管m5的第二端电连接。第一电容c1与第一开关晶体管m1并联。运算放大器oa，运算放大器oa的第一端分别与第一开关晶体管m1的第一端以及第一电容c1的第一端电连接，运算放大器oa的第二端分别与第一开关晶体管m1的第二端以及第一电容c1的第二端电连接，运算放大器oa的第三端接收初始化电压。对称多处理器smp的第一端与运算放大器oa的第二端电连接。模拟数字转换器adc的第一端与对称多处理器smp的第二端电连接，模拟数字转换器adc的第二端为输出端，用于输出数字信号code。当驱动芯片2为驱动晶体管m5的栅极提供的数据信号电压vdata依次变化时(例如升高或者降低)，运算放大器oa以及第一电容c1组合成了积分器，数据信号电压vdata每变化一次，积分器便对驱动晶体管m5的第二端的电压进行一次积分，即积分器中的输入电压。数据信号多次变化后，积分器的输出电压(即运算放大器oa的第三端的电压)正比于积分器的输入电压对时间的积分。并将积分器的输出电压经过对称多处理器smp以及模拟数字转换器adc转换为数据信号。然后数字信号code被传输至驱动芯片2，当相邻两次采样的数字信号code值相等或者接近时，驱动芯片2即可判断此时驱动晶体管m5的沟道电流为零，即可求出驱动晶体管m5的阈值电压。

在本发明一进一步的实施例中，显示装置进一步包括第一控制器7，如图6所示，第一控制器7的一端分别与第一开关晶体管m1的控制端以及对称多处理器smp的控制端电连接，用于为第一开关晶体管m1以及对称多处理器smp提供控制信号其中，第一控制器7配置为执行以下步骤：

步骤s101：将具有第一电压幅值的控制信号传输至第一开关晶体管m1，使得第一开关晶体管m1导通；将具有第二电压幅值的控制信号传输至对称多处理器smp，使得对称多处理器smp断开。

在步骤s101中，第一开关晶体管m1导通，运算放大器oa的功能则为电压跟随器，运算放大器oa的第三端输出的电压均为初始化电压，此时初始化电压则传输在驱动晶体管m5的第二端，由于初始化电压足够低，因此无法驱动像素发光，此时，驱动晶体管m5中的电流为恒流，驱动晶体管m5中的电流全部流入电压跟随器，并且由于对称多处理器smp是断开的，因此不再进行采样。

步骤s102：将具有第二电压幅值的信号传输至第一开关晶体管m1，使得第一开关晶体管m1截止；将具有第一电压幅值的控制信号传输至所述对称多处理器smp，使得所述对称多处理器smp导通。

在步骤s102中，第一开关晶体管m1截止，运算放大器oa与第一电容c1组成了积分器，数据信号电压vdata每变化一次，积分器便对驱动晶体管m5的第二端的电压进行积分，即积分器中的输入电压。数据信号多次变化后，积分器的输出电压(即运算放大器oa的第三端的电压)正比于积分器的输入电压对时间的积分。且对称多处理器smp导通开始对积分器的输出电压进行采样，并将积分器的输出电压经过对称多处理器smp以及模拟数字转换器adc转换为数据信号。然后数字信号code被传输至驱动芯片2，当相邻两次采样的数字信号code相等或者接近时，驱动芯片2即可判断此时驱动晶体管m5的沟道电流为零，即可求出驱动晶体管m5的阈值电压。

步骤s103：将具有第一电压幅值的信号传输至第一开关晶体管m1，使得第一开关晶体管m1导通；将具有第二电压幅值的控制信号传输至对称多处理器smp，使得对称多处理器smp断开。

在步骤s103中，第一开关晶体管m1导通，运算放大器oa的功能则为电压跟随器，此时，驱动晶体管m5中的电流为恒流，驱动晶体管m5中的电流全部流入电压跟随器，并且由于对称多处理器smp是断开的，因此不再进行采样。

在本发明一实施例中，如图4所示，像素驱动电路1包括：数据存储模块4，数据存储控制模块5以及初始化模块6。其中数据存储模块4的一端用于接收电源电压vdd，数据存储模块4的另一端与驱动晶体管m5的控制端电连接；数据存储模块4用于存储数据信号电压vdata。数据存储控制模块5的一端接收数据信号电压vdata，数据存储控制模块5的另一端分别与驱动晶体管m5的控制端以及数据存储模块4的另一端电连接；数据存储控制模块5用于控制数据信号电压vdata是否存储在数据存储模块4中以及是否传输至驱动晶体管m5的控制端。初始化模块6的一端与驱动晶体管m5的第二端电连接，初始化模块6的另一端与侦测电路3的第一端电连接；初始化模块6用于初始化发光器件的阳极电压以及驱动晶体管m5的第二端的电压。

在本发明一进一步的实施例中，如图4所示，数据存储模块4包括第二电容c2，第二电容c2的第一端用于接收电源电压vdd，第二电容c2的第二端与驱动晶体管m5的控制端电连接。数据存储控制模块5包括第二开关晶体管m2，第二开关晶体管m2的第一端接收数据信号电压vdata，第二开关晶体管m2的第二端分别与驱动晶体管m5的控制端以及第二电容c2的第二端电连接。初始化模块6包括第三开关晶体管m3，第三开关晶体管m3的第一端与驱动晶体管m5的第二端电连接，第三开关晶体管m3的第二端与侦测电路3的输入端电连接。本发明实施例中的像素驱动电路1为3t1c的电路结构，采用最少的开关晶体管能够完成像素发光的三个不同的工作阶段，即初始化阶段，数据存储阶段以及发光阶段。

在本发明一实施例中，显示装置进一步包括扫描控制线，分别与第二开关晶体管m2的控制端以及第三开关晶体管m3的控制端电连接，扫描控制线用于为第二开关晶体管m2以及所述第三开关晶体管m3传输扫描控制信号。在扫描控制信号的控制下，第二开关晶体管m2以及第三开关晶体管m3导通或者截止，从而使得像素驱动电路1处于不同的工作阶段。且第二开关晶体管m2以及第三开关晶体管m3共用一条扫描控制线，减少了像素电路的信号线的数量，降低数据信号线的寄生电容，并且有利于改善布线空间。

在本发明一进一步的实施例中，扫描控制线包括：第一扫描控制线以及第二扫描控制线。其中第一扫描控制线与第二开关晶体管m2的控制端电连接，用于为第二开关晶体管m2传输第二扫描控制信号s2，第二开关晶体管m2在第二扫描控制信号s2的作用下导通或者截止，从而使得数据信号电压vdata是否传输至驱动晶体管m5的控制端以及第二电容c2的第一端。第二扫描控制线与第三开关晶体管m3的控制端电连接，用于为第三开关晶体管m3传输第三扫描控制信号s3，第三开关晶体管m3在第三扫描控制信号s3的作用下导通或者截止，从而使得初始化电压是否传输至驱动晶体管m5的第二端以及发光器件的阳极。

在本发明另一进一步的实施例中，如图6所示，显示装置进一步包括：第二控制器8，第二控制器8的一端与扫描控制线电连接，用于为扫描控制线提供扫描控制信号，其中，第二控制器8配置为执行以下步骤：

步骤s201：将具有第三电压幅值的扫描控制信号传输至第二开关晶体管m2的控制端以及第三开关晶体管m3的控制端，使得第二开关晶体管m2以及第三开关晶体管m3均导通。

步骤s202：将具有第三电压幅值的扫描控制信号传输至第二开关晶体管m2的控制端以及第三开关晶体管m3的控制端，使得第二开关晶体管m2以及第三开关晶体管m3均导通。

步骤s203：将具有第四电压幅值的扫描控制信号传输至第二开关晶体管m2的控制端以及第三开关晶体管m3的控制端，使得第二开关晶体管m2以及第三开关晶体管m3均截止。

在本发明一实施例中，如图5所示，显示装置包括呈n列m行阵列分布的多个像素，其中m和n均为大于等于2的整数；以及，多路选通器9，多路选通器9用于将侦测电路3与每行像素中每列像素的像素驱动电路1中的驱动晶体管m5的第二端依次电连通。例如，当对第一行像素进行扫描时，第一行像素中的每个像素均有相对应的像素驱动电路1，当侦测每个像素驱动电路1中的驱动晶体管m5的阈值电压时，采用多路选通器9依次将侦测电路3与第一行中的每一列像素的像素驱动电路1电连接，从而使得显示装置采用一个侦测电路3将显示装置中所有的像素的像素驱动电路1的驱动晶体管m5的阈值电压，降低了显示装置中侦测电路3的数量。

在本发明一实施例中，多路选通器9以及侦测电路3可以设置在显示屏的驱动板(简称：tcon)内，即与驱动芯片2同在一个显示屏的驱动板内。

为了使得更好的理解上述像显示装置，下面接合更为具体的实施例对上述所述显示装置的工作过程进行详细的说明。

如图5所示，显示装置，包括像素驱动电路1、第二控制器8、驱动芯片2、多路选通器9、侦测电路3以及第一控制控制器。当对显示装置的第m行像素进行扫描时，第m行第n列的像素的像素驱动电路1如图5所示。

其中，像素驱动电路1包括：第二开关晶体管m2、第三开关晶体管m3、发光器件、驱动晶体管m5、第二电容c2。第二开关晶体管m2的第一端接收数据信号电压vdata，第二开关晶体管m2的第二端分别与驱动晶体管m5的控制端以及第二电容c2的第二端电连接。第三开关晶体管m3的第一端与驱动晶体管m5的第二端电连接，第三开关晶体管m3的第二端与多路选通器9的一端电连接。第二控制器8与第二开关晶体管m2的控制端以及第三开关晶体管m3的控制端电连接，第二控制器8为第二开关晶体管m2的控制端提供第二扫描控制信号s2，为第三开关晶体管m3的控制端提供第三扫描控制信号s3。

侦测电路3包括第一开关晶体管m1、第一电容c1、运算放大器oa、对称多处理器smp以及模拟数字转换器adc。其中，第一开关晶体管m1的第一端与多路选通器9的另一端电连接。第一电容c1与第一开关晶体管m1并联。运算放大器oa的第一端分别与第一开关晶体管m1的第一端以及第一电容c1的第一端电连接，运算放大器oa的第二端分别与第一开关晶体管m1的第二端以及第一电容c1的第二端电连接，运算放大器oa的第三端接收初始化电压。对称多处理器smp的第一端与运算放大器oa的第二端电连接。模拟数字转换器adc的第一端与对称多处理器smp的第二端电连接，模拟数字转换器adc的第二端为输出端，用于输出数字信号code。第一控制器7与第一开关晶体管m1的控制端电连接。

驱动芯片2的一端接收数字信号code，另一端通过数据信号线为驱动晶体管m5的控制端提供数据信号。

第一控制器7控制的第一扫描控制信号s1、第二控制器8控制的第二扫描控制信号s2与第三扫描控制信号s3以及对称多处理器smp的时序图如图7所示。

其中，像素驱动电路1中的第二开关晶体管m2以及第三开关晶体管m3均为pmos管(即低电平导通)，侦测电路3中的第一开关晶体管m1为nmos管(即高电平导通)，侦测电路3中的对称多处理器smp也在高电平下导通。

结合图6和图7，当对显示装置的第m行像素进行扫描时，第m行第n列的像素的像素驱动电路1中的驱动晶体管m5的阈值电压的获取阶段包括以下三个阶段：

t1阶段：

t1阶段时，第一控制器7输出高电平的第一扫描控制信号s1，侦测电路3中的第一开关晶体管m1导通。第一控制器7为对称多处理器smp提供低电平的控制信号，对称多处理器smp截止。第二控制器8输出低电平的第二扫描控制信号s2以及第三扫描控制信号s3，像素驱动电路1中的第二开关晶体管m2以及第三开关晶体管m3均导通。

具有低电位的数据信号电压vdata被传输至驱动晶体管m5的控制端，初始化电压被传输至驱动晶体管m5的第三端以及发光器件的阳极，此时，由于初始化电压足够低，保证驱动晶体管m5是截止的，即vdata-vdd＜vth，此时驱动晶体管m5的沟道电流为恒流且发光器件不发光。

由于第一开关晶体管m1为导通的，因此侦测电路3中的第一开关晶体管m1以及运算放大器oa共同组成了一个电压跟随器，因此，电压跟随器的第二端输出的vout始终为vref。且对称多处理器smp截止，因此模拟数字转换器adc不对运算放大器oa的第二端输出的电压进行采用。

t1阶段发光器件不发光。

t2阶段：

t2阶段时，第一控制器7输出低电平的第一扫描控制信号s1，侦测电路3中的第一开关晶体管m1截止。第一控制器7为对称多处理器smp提供具有一定变化频率的控制信号。第二控制器8输出低电平的第二扫描控制信号s2以及第三扫描控制信号s3，像素驱动电路1中的第二开关晶体管m2以及第三开关晶体管m3均导通。与此同时，驱动芯片2逐渐抬高其向驱动晶体管m5的控制端输出的数据信号电压vdata，如图8所示。

由于侦测电路3中的第一开关晶体管m1截止，因此运算放大器oa以及第一电容c1共同组成了积分器，每当数据信号电压vdata抬升一次，驱动晶体管m5的第二端的电压则变化一次，运算放大器oa的第一端的电压则变化一次，由于数据信号电压vdata随着时间变化，因此运算放大器oa的第一端的电压(即vdata-vdd-vth)也随着时间变化，因此积分器则对运算放大器oa的第一端的电压进行积分，运算放大器oa的第二端(即输出端)输出的电压正比于运算放大器oa的第一端电压时间的积分，vout随时间的变化如图8所示。每当数据信号电压vdata抬升一次，对称多处理器smp以及模拟数字转换器adc的配合下对运算放大器oa的输出端输出的电压vout进行一次采样，然后模拟数字转换器adc将vout转换为数字信号code，并把数字信号code传输至驱动芯片2。

驱动芯片2则对收到的数字信号code进行对比，当相邻两次采样收到的数字信号code相等或者接近时，则判断像素驱动电路1中的沟道电流为零，即vdata-vdd-vth＝0，并记录下此次采样的数据信号电压vdata。并计算驱动晶体管m5的阈值电压，即vth＝vdata-vdd。

在t2阶段，在t2阶段的末尾，驱动晶体管m5的第二端电压为零，此前，均小于零，因此在t2，发光器件也不发光。

t3阶段：

t3阶段时，第一控制器7输出高电平的第一扫描控制信号s1，侦测电路3中的第一开关晶体管m1导通。第一控制器7为对称多处理器smp提供高电平，对称多处理器smp导通。第二控制器8输出高电平的第二扫描控制信号s2以及第三扫描控制信号s3，像素驱动电路1中的第二开关晶体管m2以及第三开关晶体管m3均截止。

有第一开关晶体管m1以及第二开关晶体管m2均是截止的，第一开关晶体管m1是导通的，因此驱动晶体管m5的第二端的电压即显示器件的阳极电压为初始化电压，由于初始化电压足够低，因此发光器件不发光。

由于第一开关晶体管m1为导通的，因此侦测电路3中的第一开关晶体管m1以及运算放大器oa共同组成了一个电压跟随器，因此，电压跟随器的第二端输出的vout始终为vref。且对称多处理器smp截止，因此模拟数字转换器adc不对运算放大器oa的第二端输出的电压进行采用。

t3阶段发光器件不发光。

经过上述t1、t2以及t3阶段，可以得到一个驱动一个像素的像素驱动电路1中的驱动晶体管m5的阈值电压，在后续的驱动发光器件发光的阶段中，该阈值电压可以用于像素的显示补偿运算，从而使得发光器件的电流与驱动晶体管m5的阈值电压无关，因此可以使得每个像素的发光亮度均匀，从而增加显示屏的发光亮度均一性。并且在侦测驱动晶体管m5的阈值电压的整个过程中，发光器件均是不发光的，因此此侦测驱动晶体管m5的阈值电压的过程并不影响显示屏的发光。

应当理解，本发明上述实施例提供的开关晶体管，例如第二开关晶体管m2以及第三开关晶体管m3均为pmos管，第三电压幅值为低电平的电压值、第四电压幅值为高电平的电压值。同理，本领域技术人员还可以将像素驱动电路1中的多个开关晶体管部分为pmos管，部分为nmos管，施加在相应晶体管上的电压幅值随着晶体光的种类而改变，例如在同一个像素驱动电路1中，若第二开关晶体管m2为pmos管，则施加在第二开关晶体管m2的第三电压幅值则为低电平的电压值；若第三开关晶体管m3为nmos管，则施加在第三开关晶体管m3的第三电压幅值则为高电平的电压值。因此本发明对上述像素驱动电路1中的开关晶体管的种类以及施加在相应开关晶体管上的信号电压幅值不做限定。

以上所述仅为本发明创造的较佳实施例而已，并不用以限制本发明创造，凡在本发明创造的精神和原则之内，所作的任何修改、等同替换等，均应包含在本发明创造的保护范围之内。