一种像素电路及显示面板的制作方法

本申请涉及显示技术领域，尤其涉及更高频显示技术领域，具体涉及一种像素电路及显示面板。

背景技术：

当前，显示产业发展日新月异，显示应用也已融入到人们生活的方方面面，但产品同质化日趋严重；而消费者是对高品质的显示需求也越来越高。因此，更高频显示在高端显示领域一直受消费者追捧，其中，更高频显示早期主要集中于专业级以及游戏应用等领域；现在手机应用更高频的需求也在提高，相应的，更高频显示可以带来更流畅的使用体验。

当前主要的显示模式有：lcd(liquidcrystaldisplay，液晶显示器)显示模式和oled(organiclight-emittingdiode，有机发光半导体)显示模式，两者在更高频驱动方面的难点各不相同。而以oled显示模式为代表的电流驱动型显示较lcd显示模式实现更高频驱动有更高的难度。当前oled显示为保证显示品质，大多采用补偿电路设计，而补偿电路的工作时间限制导致更高频驱动的应用困难。在更高频驱动应用中，压缩了每行像素(pixel)的扫描时间，同时导致补偿时间被压缩，引起补偿效果下降，造成显示品质不良。

技术实现要素：

本申请实施例提供一种像素电路，解决了像素电路在更高频应用中，其阈值电压补偿受限于行扫描时间，导致的阈值电压补偿效果下降的问题。

第一方面，本申请提供一种像素电路，其包括开关单元、驱动单元、第一发光控制单元、第二发光控制单元、发光单元、存储单元、分压单元、复位单元以及补偿单元；开关单元，用于根据扫描信号的控制，输出接入的数据信号；驱动单元，与开关单元的输出端连接，用于接入并根据数据信号，以驱动像素；第一发光控制单元，与驱动单元的输入端连接，用于根据第一发光控制信号的控制，输出接入的电源正信号；第二发光控制单元，与驱动单元的输出端连接，用于根据第二发光控制信号的控制，输出电源正信号；发光单元，与第二发光控制单元的输出端和电源负信号连接，用于像素显示；存储单元，与开关单元的输出端和驱动单元的输出端连接，用于存储驱动单元的阈值电压；分压单元，与电源正信号和驱动单元的输出端连接，用于对存储单元进行分压；复位单元，与驱动单元的输出端连接，用于根据复位信号的控制，拉低驱动单元的输出端电位至第一参考信号的电位；以及补偿单元，与开关单元的输出端连接，用于根据补偿信号输出接入的第二参考信号，以补偿阈值电压；其中，扫描信号的工作周期与补偿信号的工作周期位于不同的时序区间。

基于第一方面，在第一方面的第一种实施方式中，开关单元包括第一薄膜晶体管；第一薄膜晶体管的漏极与数据信号连接；第一薄膜晶体管的栅极与扫描信号连接；第一薄膜晶体管的源极与驱动单元连接。

基于第一方面的第一种实施方式，在第一方面的第二种实施方式中，驱动单元包括第二薄膜晶体管；第二薄膜晶体管的栅极与第一薄膜晶体管的源极连接；第二薄膜晶体管的漏极与第一发光控制单元的输出端连接；第二薄膜晶体管的源极与第二发光控制单元的输入端连接。

基于第一方面的第二种实施方式，在第一方面的第三种实施方式中，第一发光控制单元包括第三薄膜晶体管；第三薄膜晶体管的漏极与电源正信号连接；第三薄膜晶体管的栅极与第一发光控制信号连接；第三薄膜晶体管的源极与第二薄膜晶体管的漏极连接。

基于第一方面的第三种实施方式，在第一方面的第四种实施方式中，第二发光控制单元包括第四薄膜晶体管；第四薄膜晶体管的漏极与第二薄膜晶体管的源极连接；第四薄膜晶体管的栅极与第二发光控制信号连接；第四薄膜晶体管的源极与发光单元的输入端连接。

基于第一方面的第四种实施方式，在第一方面的第五种实施方式中，发光单元包括发光器件；发光器件的输入端与第四薄膜晶体管的源极连接；发光器件的输出端与电源负信号连接。

基于第一方面的第五种实施方式，在第一方面的第六种实施方式中，存储单元包括第一电容；第一电容的第一端与第二薄膜晶体管的栅极连接；第一电容的第二端与第二薄膜晶体管的源极连接。

基于第一方面的第六种实施方式，在第一方面的第七种实施方式中，分压单元包括第二电容；第二电容的第一端与电源正信号连接；第二电容的第二端与第一电容的第二端连接。

基于第一方面的第七种实施方式，在第一方面的第八种实施方式中，补偿单元包括第五薄膜晶体管；第五薄膜晶体管的漏极与第一参考信号连接；第五薄膜晶体管的栅极与补偿信号连接；第五薄膜晶体管的源极与第一电容的第一端连接。

第二方面，本申请提供了一种显示面板，其包括上述任一实施方式中的像素电路。

本申请实施例提供的像素电路，补偿单元在补偿信号的工作周期中能够对驱动单元的阈值电压进行独立补偿，其并不受限于开关单元的工作周期，可以提高其阈值电压的补偿效果，适用于更高频像素驱动中。

附图说明

下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。

图1为传统技术方案中像素电路的电路原理图。

图2为图1中像素电路的时序示意图。

图3为本申请实施例提供的像素电路的第一种结构示意图。

图4为图3中像素电路的电路原理图。

图5为图4中像素电路的时序示意图。

图6为图4中像素电路的多行工作的时序示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

为了更好地理解本申请的发明意图，现结合图1和图2对传统技术方案中的像素电路进行分析如下：

该像素电路为常用的7t1c拓扑结构，其工作过程可以分为以下三个阶段：

复位阶段：第n-1级扫描信号scan(n-1)为低电平，晶体管nt6打开，低电位信号vi接入该像素电路，电容c开始放电。

数据写入阶段：第n级扫描信号scan(n)为低电平，晶体管nt3和晶体管nt1打开，晶体管nt2的源极和漏极短接，晶体管nt2作为二极管，直至晶体管nt2的栅极电位变为数据信号的电压vdata与晶体管nt2的阈值电压绝对值时截止；同时，晶体管nt7打开，复位发光器件l。

发光阶段：发光控制信号em(n)为低电平，晶体管nt4和晶体管nt5打开，发光器件l进行像素显示。

综上可知，该7t1c拓扑结构的像素电路中数据写入和晶体管nt2的阈值电压补偿是同时进行的，即其阈值电压补偿受限于数据写入的时间周期；因此，在更高频率驱动时，数据写入的时间周期会缩短，对应地，阈值电压补偿的时间周期随之缩短，降低了阈值电压补偿的效果。

而本申请提供的像素电路，补偿单元在补偿信号的工作周期中能够对驱动单元的阈值电压进行独立补偿，其并不受限于开关单元的工作周期，可以提高其阈值电压的补偿效果，适用于更高频像素驱动中。下面将结合实施例进行如下分析：

如图3所示，本实施例提供了一种像素电路，其包括开关单元10、驱动单元20、第一发光控制单元30、第二发光控制单元40、发光单元50、存储单元60、分压单元70、复位单元90以及补偿单元80；开关单元10，用于根据扫描信号scan的控制，输出接入的数据信号data；驱动单元20，与开关单元10的输出端连接，用于接入并根据数据信号data，以驱动像素；第一发光控制单元30，与驱动单元20的输入端连接，用于根据第一发光控制信号em1的控制，输出接入的电源正信号vdd；第二发光控制单元40，与驱动单元20的输出端连接，用于根据第二发光控制信号em2的控制，输出电源正信号vdd；发光单元50，与第二发光控制单元40的输出端和电源负信号vss连接，用于像素显示；存储单元60，与开关单元10的输出端和驱动单元20的输出端连接，用于存储驱动单元20的阈值电压；分压单元70，与电源正信号vdd和驱动单元20的输出端连接，用于对存储单元60进行分压；复位单元90，与驱动单元20的输出端连接，用于根据复位信号rst的控制，拉低驱动单元20的输出端电位至第一参考信号vref1的电位；以及补偿单元80，与开关单元10的输出端连接，用于根据补偿信号comp输出接入的第二参考信号vref2，以补偿阈值电压；其中，扫描信号scan的工作周期与补偿信号comp的工作周期位于不同的时序区间。

需要说明的是，开关单元10和补偿单元80被配置为两个相互独立的模块，均可以对存储单元60进行调节，且依次控制该两个单元的扫描信号scan和补偿信号comp的工作周期并不相同，因此，补偿单元80对存储单元60中存储的驱动单元20的阈值电压可以不受限于开关单元10的工作周期，因此，可以更好地实现对驱动单元20的阈值电压的补偿，同时也可以控制补偿的时间和数值，适用于更高频像素驱动中。

如图4所示，在其中一个实施例中，开关单元10包括第一薄膜晶体管t1；第一薄膜晶体管t1的漏极与数据信号data连接；第一薄膜晶体管t1的栅极与扫描信号scan连接；第一薄膜晶体管t1的源极与驱动单元20连接。

如图4所示，在其中一个实施例中，在第一方面的第二种实施方式中，驱动单元20包括第二薄膜晶体管t2；第二薄膜晶体管t2的栅极与第一薄膜晶体管t1的源极连接；第二薄膜晶体管t2的漏极与第一发光控制单元30的输出端连接；第二薄膜晶体管t2的源极与第二发光控制单元40的输入端连接。

如图4所示，在其中一个实施例中，第一发光控制单元30包括第三薄膜晶体管t3；第三薄膜晶体管t3的漏极与电源正信号vdd连接；第三薄膜晶体管t3的栅极与第一发光控制信号em1连接；第三薄膜晶体管t3的源极与第二薄膜晶体管t2的漏极连接。

如图4所示，在其中一个实施例中，第二发光控制单元40包括第四薄膜晶体管t4；第四薄膜晶体管t4的漏极与第二薄膜晶体管t2的源极连接；第四薄膜晶体管t4的栅极与第二发光控制信号em2连接；第四薄膜晶体管t4的源极与发光单元50的输入端连接。

如图4所示，在其中一个实施例中，发光单元50包括发光器件d；发光器件d的输入端与第四薄膜晶体管t4的源极连接；发光器件d的输出端与电源负信号vss连接。

需要说明的是，发光器件d可以但不限于为oled，也可以为led等自发光型元器件。

如图4所示，在其中一个实施例中，存储单元60包括第一电容c1；第一电容c1的第一端与第二薄膜晶体管t2的栅极连接；第一电容c1的第二端与第二薄膜晶体管t2的源极连接。

如图4所示，在其中一个实施例中，分压单元70包括第二电容c2；第二电容c2的第一端与电源正信号vdd连接；第二电容c2的第二端与第一电容c1的第二端连接。

如图4所示，在其中一个实施例中，补偿单元80包括第五薄膜晶体管t5；第五薄膜晶体管t5的漏极与第一参考信号vref1连接；第五薄膜晶体管t5的栅极与补偿信号comp连接；第五薄膜晶体管t5的源极与第一电容c1的第一端连接。

如图4所示，在其中一个实施例中，复位单元90包括第六薄膜晶体管t6；第六薄膜晶体管t6的漏极与第二参考信号vref2连接；第六薄膜晶体管t6的栅极与复位信号rst连接；第六薄膜晶体管t6的源极与第二电容c2的第二端连接。

如图4所示，在其中一个实施例中，第一薄膜晶体管t1、第二薄膜晶体管t2、第三薄膜晶体管t3、第四薄膜晶体管t4、第五薄膜晶体管t5以及第六薄膜晶体管t6均为n型薄膜晶体管。

如图5所示，本实施例中像素电路的工作过程包括以下几个阶段：

复位阶段：复位信号rst、第二发光控制信号em2以及补偿信号comp均为高电位信号，第四薄膜晶体管t4、第五薄膜晶体管t5以及第六薄膜晶体管t6开启，以对第二电容c2、和发光器件d进行复位；第五薄膜晶体管t5将q点复位至第一参考信号vref1的电位，第六薄膜晶体管t6将存储单元60的第二端复位至第二参考信号vref2的电位；同时，第四薄膜晶体管t4将发光器件d的输入端复位至第二参考信号vref2的电位。

补偿阶段：补偿信号comp和第一发光控制信号em1均为高电位信号，第二薄膜晶体管t2、第三薄膜晶体管t3以及第五薄膜晶体管t5均开启，对第一电容c1和第二电容c2进行充电，第一电容c1存储第二薄膜晶体管t2的阈值电压vth，q点保持第一参考信号vref1的电位，a点的电位为第一参考信号vref1的电位与阈值电压之差，即vref1-vth。

写入阶段：扫描信号scan为高电位，第一薄膜晶体管t1开启，将数据信号data写入到第一电容c1，此时，q点为数据信号data的电位，即vdata，a点电位变为va，即为第二薄膜晶体管t2的源极电位，va的表达式如下：

发光阶段：第一发光控制信号em1和第二发光控制信号em2均为高电位信号，第二薄膜晶体管t2和第三薄膜晶体管t3开启，发光器件d开始发光。

流过发光器件d的电流的表达式如下：

将q点电位vdata和a点电位即表达式一带入表达式二中，得出如下所示的表达式三：

对表达式三进行简化，得到如下的表达式四：

其中，μ为载流子迁移率；c0x为单位面积氧化层电容；w/l为第二薄膜晶体管t2沟道的宽长比；vth为第二薄膜晶体管t2的阈值电压；vref1为第一参考信号的电位；vdata为数据信号的电位；c1为第一电容的容量；c2为第二电容的容量。

在其中一个实施例中，本实施提供一种显示面板，其应用于自发光显示领域，显示面板可以包括阵列分布的多行上述实施例中的像素电路，每行包括多个该像素电路，如图6所示，其中第n行像素电路受第n行第一发光控制信号em1(n)、第n行第二发光控制信号em2(n)、第n行补偿信号comp(n)、第n行复位信号rst(n)、第n行扫描信号scan(n)以及数据信号data的控制，补偿阶段与写入阶段相互独立，补偿阶段并不受写入阶段的周期限制；同理，第n+1行像素电路受第n+1行第一发光控制信号em1(n+1)、第n+1行第二发光控制信号em2(n+1)、第n+1行补偿信号comp(n+1)、第n+1行复位信号rst(n+1)、第n+1行扫描信号scan(n+1)以及数据信号data的控制，补偿阶段与写入阶段相互独立，补偿阶段并不受写入阶段的周期限制；且第n行像素电路与第n+1行像素电路之间也可以同时进行，并不产生相互影响，因此，本实例提供的显示面板，同样适合于更高频驱动的应用中，具有较好的补偿效果。

在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。

以上对本申请实施例所提供的像素电路进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。