栅极驱动电路及显示面板的制作方法

本申请涉及显示领域，特别涉及一种栅极驱动电路及显示面板。

背景技术：

阵列基板行驱动(gatedriveonarray，goa)技术，为将扫描线驱动电路集成在液晶面板的阵列基板上，从而在材料成本和制作工艺方面上降低产品成本。

对于高解析度（例如8k）及高频率的显示面板，由于分辨率的增加，栅极驱动电路的布线更加复杂。现有技术中，为了简化栅极驱动电路的布线设计，其通常将起始信号线和复位信号线通过一条信号线来实现。而栅极驱动电路前面几级开始工作时，起始信号的高电平输入将常规的复位电路打开，使得起始信号与直流低电平源直接短接，使得栅极驱动电路出现较大电流而触发栅极驱动电路的过流保护，导致产品出现非正常的黑屏。

目前，亟需一种栅极驱动电路以解决上述技术问题。

技术实现要素：

本申请提供一种栅极驱动电路及显示面板，以解决现有显示面板出现非正常黑屏的技术问题。

为解决上述问题，本申请提供的技术方案如下：

本申请提供了一种栅极驱动电路，所述栅极驱动电路包括级联的n个goa单元，n个所述goa单元包括至少一第一goa单元及至少一第二goa单元，第n级goa单元用于对第n级扫描线输出栅极驱动信号，第n级goa单元为n个所述goa单元中的任一者，任一所述第一goa单元及所述第二goa单元包括：

于第一阶段使所述第n级goa单元的控制节点qn被拉高至第一高电位以及对自举电容充电的上拉控制电路；

于第二阶段将所述第n级goa单元的控制节点qn维持在所述第一高电位的自举电容；

依据一时钟信号、所述第n级goa单元的控制节点qn的第一高电位输出栅极驱动信号至第n级goa单元的栅极信号端gn的上拉电路；

于第三阶段将所述第n级goa单元的控制节点qn的电位拉低至一第一直流低电平、及将所述第n级goa单元的栅极信号端gn的电位拉低至一第二直流低电平的下拉电路；

于第四阶段将所述第n级goa单元的控制节点qn维持于所述第一直流低电平，并将所述第n级goa单元的栅极信号端gn的电位维持于所述第二直流低电平的下拉维持电路；

所述上拉控制电路与所述上拉电路、所述下拉电路、所述下拉维持电路及所述自举电容电性连接，所述第一直流低电平与所述下拉维持电路及所述下拉电路电性连接，所述第二直流低电平与所述下拉维持电路及所述下拉电路电性连接，时钟信号端ck与所述上拉电路电性连接；

所述第二goa单元还包括于第五阶段将控制节点qn的电位进行复位的复位电路，所述复位电路与所述上拉控制电路及所述第一直流低电平电连接。

在本申请的栅极驱动电路中，所述第一goa单元包括第一上拉控制电路，所述第一上拉控制电路连接初始信号端stv和第a级goa单元的控制节点qa；

所述第二goa单元包括第二上拉控制电路，所述第二上拉控制电路连接第b-1级goa单元的级传信号端stb-1与栅极信号端gb-1、第b级goa单元的控制节点qb以及本级的所述复位电路；

其中，a的取值范围为第一数值集合，b的取值范围为第二数值集合，所述第一数值集合与所述第二数值集合的交集为空集，1≤a≤n，1≤b≤n，a、b、n为正整数，a和b不相等。

在本申请的栅极驱动电路中，所述第一数值集合为1至12的正整数集合。

在本申请的栅极驱动电路中，所述第一上拉控制电路包括第十一薄膜晶体管t11，所述第十一薄膜晶体管t11的栅极及源极连接初始信号端stv，所述第十一薄膜晶体管t11的漏极连接所述第a级goa单元的控制节点qa；

所述第二上拉控制电路包括第十一薄膜晶体管t11，所述第十一薄膜晶体管t11的栅极连接所述第b-1级goa单元的级传信号输出端stb-1，所述第十一薄膜晶体管t11的源极连接所述第b-1级goa单元的栅极信号端gb-1，所述第十一薄膜晶体管t11的漏极连接所述第b级goa单元的控制节点qb。

在本申请的栅极驱动电路中，所述自举电容连接所述第n级goa单元的控制节点qn、所述第n级goa单元的栅极信号端gn、所述下拉维持电路、及所述上拉电路；

所述自举电容的第一端连接所述第n级goa单元的控制节点qn及所述上拉电路，所述自举电容的第二端连接所述第n级goa单元的栅极信号端gn及所述下拉维持电路。

在本申请的栅极驱动电路中，所述上拉电路连接所述第n级goa单元的控制节点qn、时钟信号端ck、第n级goa单元的级传信号端stn、及所述第n级的栅极信号端gn；

所述上拉电路包括第二十一薄膜晶体管t21和第二十二薄膜晶体管t22；

所述第二十一薄膜晶体管t21的栅极连接所述第n级goa单元的控制节点qn，所述第二十一薄膜晶体管t21的源极连接所述时钟信号端ck，所述第二十一薄膜晶体管t21的漏极连接所述第n级的栅极信号端gn；

所述第二十二薄膜晶体管t22的栅极连接所述第n级goa单元的控制节点qn，所述第二十二薄膜晶体管t22的源极连接所述时钟信号端ck，所述第二十二薄膜晶体管t22的漏极连接第n级goa单元的级传信号端stn。

在本申请的栅极驱动电路中，所述下拉电路连接所述第n级goa单元的控制节点qn、所述第n级goa单元的栅极信号端gn、第n+1级goa单元的栅极信号端gn+1以及一第二直流低电平端vssg；

所述第一直流低电平端vssq提供所述第一直流低电平，所述第二直流低电平端vssg提供所述第二直流低电平。

在本申请的栅极驱动电路中，所述下拉电路包括第三十一薄膜晶体管t31及第四十一薄膜晶体管t41；

所述第三十一薄膜晶体管t31的源极连接所述第n级goa单元的栅极信号端gn，所述第四十一薄膜晶体管t41的源极连接所述第n级goa单元的控制节点qn；

所述第三十一薄膜晶体管t31连接所述第二直流低电平端vssg，所述第四十一薄膜晶体管t41的漏极连接所述第一直流低电平端vssq；

所述第三十一薄膜晶体管t31栅极及所述四十一薄膜晶体管t41的栅极连接所述第n+1级goa单元的栅极信号端gn+1。

在本申请的栅极驱动电路中，所述下拉维持电路包括第一下拉维持单元及第二下拉维持单元；

所述第一下拉维持单元连接第一高压信号、所述第n级goa单元的控制节点qn、所述第n级goa单元的栅极信号端gn、一第一直流低电平端vssq、以及一第二直流低电平端vssg；

所述第二下拉维持单元连接第二高压信号、所述第n级goa单元的控制节点qn、所述第n级goa单元的栅极信号端gn、一第一直流低电平端vssq、以及一第二直流低电平端vssg。

在本申请的栅极驱动电路中，在所述第二goa单元中，所述复位电路包括四十四薄膜晶体管t44，所述四十四薄膜晶体管t44的栅极连接所述接初始信号端（stv），所述四十四薄膜晶体管t44的源极连接所述第b级goa单元的控制节点qb，所述四十四薄膜晶体管t44的漏极连接所述第一直流低电平端vssq。

本申请还提出了一种显示面板，其中，所述显示面板包括上述栅极驱动电路。

有益效果：本申请通过在栅极驱动电路的不同级中设置不同结构的goa单元，去除了初始级goa单元中的复位电路，避免了复位电路于初始阶段将起始信号与低电平源短接，而导致产品出现非正常黑屏的技术问题。

附图说明

下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。

图1为本申请栅极驱动电路的结构简图；

图2为本申请栅极驱动电路中第一goa单元的结构图；

图3为本申请栅极驱动电路中第二goa单元的结构图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。

在本申请中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。

下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本申请。此外，本申请可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本申请提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。

对于高解析度（例如8k）及高频率的显示面板，其通常将起始信号线和复位信号线通过一条信号线来实现。而栅极驱动电路前面几级开始工作时，起始信号的高电平输入将常规的复位电路打开，使得起始信号与直流低电平源直接短接，使得栅极驱动电路出现较大电流而触发栅极驱动电路的过流保护，导致产品出现非正常的黑屏。本申请基于上述技术问题提出了下列技术方案：

请参阅图1~图3，本申请提供了一种栅极驱动电路，其中，所述栅极驱动电路包括级联的n个goa单元，n个所述goa单元包括至少一第一goa单元100及至少一第二goa单元200，第n级goa单元用于对第n级扫描线输出栅极驱动信号，第n级goa单元为n个所述goa单元中的任一者，1≤n≤n，n和n为正整数。

任一所述第一goa单元100及所述第二goa单元200包括一上拉控制电路、一自举电容、一上拉电路120、一下拉电路130以及一下拉维持电路140。

所述上拉控制电路于第一阶段使所述第n级goa单元的控制节点qn被拉高至第一高电位以及对所述自举电容充电。

所述自举电容于第二阶段将所述第n级goa单元的控制节点qn维持在所述第一高电位。

所述上拉电路120依据一时钟信号、所述第n级goa单元的控制节点qn的第一高电位输出栅极驱动信号至第n级goa单元的栅极信号端gn。

所述下拉电路130于第三阶段将所述第n级goa单元的控制节点qn的电位拉低至一第一直流低电平、及将所述第n级goa单元的栅极信号端gn的电位拉低至一第二直流低电平。

所述下拉维持电路140于第四阶段将所述第n级goa单元的控制节点qn维持于所述第一直流低电平，并将所述第n级goa单元的栅极信号端gn的电位维持于所述第二直流低电平。

其中，所述第二goa单元200还包括一复位电路150，所述复位电路150于第五阶段将控制节点qn的电位进行复位。

本申请通过在栅极驱动电路的不同级中设置不同结构的goa单元，去除了初始级goa单元中的复位电路150，避免了复位电路150于初始阶段将起始信号与低电平源短接，而导致产品出现非正常黑屏的技术问题。

现结合具体实施例对本申请的技术方案进行描述。

请参阅图1，在本申请的栅极驱动电路中，所述第一goa单元100的数量可以为x个，则所述第二goa单元200数量则为（n-x）个，所述第一goa单元100的级数排布可以根据第一数值集合a设定，所述第二goa单元200的级数可以根据第二数值集合b设定，例如第一数值集合a为{1,2,4,10,15}，相当于第一级、第二级、第四级、第十级及第十五级的goa单元为所述第一goa单元100，剩余的goa单元为所述第二goa单元200。

在下面的实施例中，限定第a级goa单元为所述第一goa单元100，第b级goa单元为所述第二goa单元200，a的取值为所述第一数值集合，b的取值为所述第二数值集合，所述第一数值集合与所述第二数值集合的交集为空集，1≤a≤n，1≤b≤n，a、b、n为正整数，a和b不相等。

请参阅图2，在所述第一goa单元100中，所述第一上拉控制电路111于第一阶段接收初始信号端stv的启动信号而使所述第a级goa单元的控制节点qa被拉高至第一高电位以及对所述自举电容cb充电。

在本实施例中，所述第一上拉控制电路111连接初始信号端stv和所述第a级goa单元的控制节点qa。所述启动信号来自于初始信号端stv。

在所述第一阶段中，所述第一上拉控制电路111接收来自初始信号端stv的启动信号，以及根据初始信号端stv的启动信号使所述第a级goa单元的控制节点qa处于所述第一高电位。

在本实施例中，所述第一上拉控制电路111包括一第十一薄膜晶体管t11，所述第十一薄膜晶体管t11的栅极及源极连接初始信号端stv，所述第十一薄膜晶体管t11的漏极连接所述第a级goa单元的控制节点qa。所述第十一薄膜晶体管t11接收初始信号端stv发出的启动信号将所述第十一薄膜晶体管t11打开，所述第十一薄膜晶体管t11的漏极将初始信号端stv发出的启动信号传输至所述第a级goa单元的控制节点qa，以及使所述第a级goa单元的控制节点qa处于所述第一高电位。

请参阅图3，在所述第二goa单元200中，所述第二上拉控制电路112于第一阶段接收第b-1级的启动信号及栅极信号端的驱动信号使第b级goa单元的控制节点qn被拉高至第一高电位以及对所述自举电容cb充电。

在本实施例中，所述第二上拉控制电路112连接第b-1级goa单元的级传信号端stb-1与栅极信号端gb-1、第b级goa单元的控制节点qb以及本级的所述复位电路150。所述启动信号来自于第b-1级goa单元的级传信号端stb-1。

在所述第一阶段中，所述第一上拉控制电路111自所述第b-1级goa单元的级传信号端stb-1接收所述启动信号，以及根据所述第b-1级goa单元的栅极信号端gb-1接收栅极驱动信号使所述第b级goa单元的控制节点qn处于所述第一高电位。

在本实施例中，所述第二上拉控制电路112包括一第十一薄膜晶体管t11。所述第十一薄膜晶体管t11的栅极及源极连接所述第b-1级goa单元的级传信号输出端stb-1，所述第十一薄膜晶体管t11的源极连接所述第b-1级goa单元的栅极信号端gb-1，所述第十一薄膜晶体管t11的漏极连接所述第b级goa单元的控制节点qb及所述复位电路150。所述第十一薄膜晶体管t11接收所述第b-1级goa单元的级传信号端stb-1将发出的启动信号将所述第十一薄膜晶体管t11打开，所述第十一薄膜晶体管t11的漏极将所述第b-1级goa单元的栅极信号端gb-1发出的驱动信号传输至所述第b级goa单元的控制节点qb，以及使所述第b级goa单元的控制节点qb处于所述第一高电位。

在本实施例中，请参阅图1，所述第一数值集合a为1至12的正整数集合，第一数值集合a为{1,2,3,4,5,6,7,8,9,10,11,12}，即第一级goa单元至第十二级goa单元为所述第一goa单元100，对于8k的显示面板，则第13级至第4096级goa单元为所述第二goa单元200。

在本实施例中，所述第一goa单元100的位置以及数量不限于上述连续的集合，其可以根据具体需求进行随机设置，例如第一goa单元100与第二goa单元200交替设置，或者增加第三种及以上的goa单元的结构，本申请不作具体限定。

请参阅图2，如果将图3中的复位电路150加入至图2的结构中，则初始信号端stv将同时打开第十一薄膜晶体管t11及第四十四薄膜晶体管t44，第十一薄膜晶体管t11的高电位起始信号（即由初始信号发出的高电位）将直接与第一直流低电平端vssq连接而产生较大电流，触发产品的过流保护，导致产品的非正常黑屏。而本申请将起始级goa单元与非起始级goa单元的结构进行分开设定，去除了起始级goa单元中的复位电路150，避免了初始阶段出现非正常黑屏的技术问题。

请参阅图2和图3，在第二阶段，所述自举电容cb将所述第n级goa单元的控制节点qn维持在所述第一高电位。

在本实施例中，所述自举电容cb连接所述第n级goa单元的控制节点qn、所述第n级goa单元的栅极信号端gn、所述下拉维持电路140、及所述上拉电路120。

所述自举电容cb的第一端连接所述第n级goa单元的控制节点qn及所述上拉电路120，所述自举电容cb的第二端连接所述第n级goa单元的栅极信号端gn及所述下拉维持电路140。

在第二阶段，在第一goa单元100中，所述第十一薄膜晶体管t11关闭，初始信号端stv发出的启动信号无法维持第a级goa单元的控制节点qa的第一高电位，此时自举电容cb将使所述第a级goa单元的控制节点qa继续维持在所述第一高电位。或者，在第二goa单元200中，所述第十一薄膜晶体管t11关闭，第b-1级goa单元的级传信号端stb-1将发出的启动信号无法打开第十一薄膜晶体管t11，第b-1级goa单元的栅极信号端gn输出的驱动信号无法维持所述第b级goa单元的控制节点qb的第一高电位，此时自举电容cb将使所述第b级goa单元的控制节点qb继续维持在所述第一高电位。

在本实施例中，所述上拉电路120依据一时钟信号、所述第n级goa单元的控制节点qn的第一高电位输出栅极驱动信号至第n级goa单元的栅极信号端gn。

在本实施例中，所述上拉电路120连接所述第n级goa单元的控制节点qn、时钟信号端ck、第n级goa单元的级传信号端stn、及所述第n级的栅极信号端gn。

在本实施例中，所述时钟信号端ck用于提供所述时钟信号。

在本实施例中，所述第n级goa单元的控制节点qn的电位用于控制所述上拉电路120中的薄膜晶体管打开和关闭。

在本申请的栅极驱动电路中，所述上拉电路120包括一第二十一薄膜晶体管t21和一第二十二薄膜晶体管t22。

所述第二十一薄膜晶体管t21的栅极连接所述第n级goa单元的控制节点qn，所述第二十一薄膜晶体管t21的源极连接所述时钟信号端ck，所述第二十一薄膜晶体管t21的漏极连接所述第n级的栅极信号端gn。

所述第二十二薄膜晶体管t22的栅极连接所述第n级goa单元的控制节点qn，所述第二十二薄膜晶体管t22的源极连接所述时钟信号端ck，所述第二十二薄膜晶体管t22的漏极连接第n级goa单元的级传信号端stn。

所述第n级goa单元的控制节点qn的第一高电位将所述第二十一薄膜晶体管t21及所述第二十二薄膜晶体管t22打开，所述第二十一薄膜晶体管t21的漏极连接所述第n级的栅极信号端gn，以输出所述栅极驱动信号至第n级扫描线，所述第二十二薄膜晶体管t22的漏极连接第n级goa单元的级传信号端stn输出另一启动信号，以控制下一级goa单元的打开和关闭。

请参阅图2和图3，在第三阶段，所述下拉电路130于第三阶段将所述第n级goa单元的控制节点qn的电位拉低至一第一直流低电平、及将所述第n级goa单元的栅极信号端gn的电位拉低至一第二直流低电平。

在本实施例中，所述下拉电路130连接所述第n级goa单元的控制节点qn、所述第n级goa单元的栅极信号端gn、第n+1级goa单元的栅极信号端gn+1、一第一直流低电平端vssq以及一第二直流低电平端vssg。

在本实施例中，所述第一直流低电平端vssq提供所述第一直流低电平，所述第二直流低电平端vssg提供所述第二直流低电平。

在本实施例中，所述第三阶段开始于所述第n+1级goa单元的栅极信号端gn+1处于高电位时。

在本实施例中，所述下拉电路130包括一第三十一薄膜晶体管t31及一第四十一薄膜晶体管t41。

所述第三十一薄膜晶体管t31的源极连接所述第n级goa单元的栅极信号端gn，所述第四十一薄膜晶体管t41的源极连接所述第n级goa单元的控制节点qn。

所述第三十一薄膜晶体管t31连接所述第二直流低电平端vssg，所述第四十一薄膜晶体管t41的漏极连接所述第一直流低电平端vssq。

所述第三十一薄膜晶体管t31的栅极及所述四十一薄膜晶体管t41的栅极连接所述第n+1级goa单元的栅极信号端gn+1。

当所述第n+1级goa单元的栅极信号端gn+1处于高电位时，第三十一薄膜晶体管t31及第四十一薄膜晶体管t41被打开，第n级goa单元的控制节点qn被拉低至所述第一直流低电平，所述第n级goa单元的栅极信号端gn被拉低至所述第二直流低电平。

请参阅图2和图3，在第四阶段，所述下拉维持电路140于第四阶段将所述第n级goa单元的控制节点qn维持于所述第一直流低电平，并将所述第n级goa单元的栅极信号端gn的电位维持于所述第二直流低电平。

在本实施例中，所述下拉维持电路140包括第一下拉维持单元141及第二下拉维持单元142。所述第一下拉维持单元141连接第一高压信号、所述第n级goa单元的控制节点qn、所述第n级goa单元的栅极信号端gn、一第一直流低电平端vssq、以及一第二直流低电平端vssg；所述第二下拉维持单元142连接第二高压信号、所述第n级goa单元的控制节点qn、所述第n级goa单元的栅极信号端gn、一第一直流低电平端vssq、以及一第二直流低电平端vssg。

在本实施例中，所述第一高压信号由第一高压直流信号端lc1发出，所述第二高压信号由第二高压直流信号端lc2发出。

在本实施例中，所述第一高压信号和第二高压信号为200倍帧周期，所述第一高压信号和第二高压信号为占空比50%的低频信号，所述第一高压信号和第二高压信号的相位相差1/2。

所述第一下拉维持单元141包括第五十一薄膜晶体管t51、第五十二薄膜晶体管t52、第五十三薄膜晶体管t53、第五十四薄膜晶体管t54、第四十二薄膜晶体管t42以及第三十二薄膜晶体管t32。

所述第五十一薄膜晶体管t51的栅极以及漏极接入第一高压直流信号端lc1，所述第五十一薄膜晶体管t51的源极电性连接于所述第五十二薄膜晶体管t52的漏极以及所述第五十三薄膜晶体管t53的栅极。

所述第五十二薄膜晶体管t52的栅极电性连接至所述上拉控制电路的输出端，所述第五十二薄膜晶体管t52的源极电性连接于所述第一直流低电平端vssq。

所述第五十三薄膜晶体管t53的漏极接入第一高压直流信号端lc1，所述第五十三薄膜晶体管t53的源极电性连接至所述第五十四薄膜晶体管t54的漏极、所述第四十二薄膜晶体管t42的栅极以及所述第三十二薄膜晶体管t32的栅极。

所述第五十四薄膜晶体管t54的栅极电性连接至所述上拉控制电路的输出端，所述第五十四薄膜晶体管t54的源极电性连接于所述第一直流低电平端vssq。

所述第四十二薄膜晶体管t42的源极电性连接于所述第一直流低电平端vssq，所述第四十二薄膜晶体管t42的漏极电性连接至所述上拉控制电路的输出端。

所述第三十二薄膜晶体管t32的源极电性连接于所述第二直流低电平端vssg，所述第三十二薄膜晶体管t32的漏极电性连接至所述本级的扫描信号的输出端。

所述第二下拉维持单元142包括第六十一薄膜晶体管t61、第六十二薄膜晶体管t62、第六十三薄膜晶体管t63、第六十四薄膜晶体管t64、第四十三薄膜晶体管t43以及第三十三薄膜晶体管t33。

所述第六十一薄膜晶体管t61的栅极以及漏极接入第二高压直流信号端lc2，所述第六十一薄膜晶体管t61的源极电性连接于所述第六十二薄膜晶体管t62的漏极以及所述第六十三薄膜晶体管t63的栅极。

所述第六十二薄膜晶体管t62的栅极电性连接至所述上拉控制电路的输出端，所述第六十二薄膜晶体管t62的源极电性连接至所述第一直流低电平端vssq。

所述第六十三薄膜晶体管t63的漏极接入第二高压直流信号端lc2，所述第六十三薄膜晶体管t63的源极电性连接于所述第六十四薄膜晶体管t64的漏极、所述第四十三薄膜晶体管t43的栅极以及所述第三十三薄膜晶体管t33的栅极。

所述第六十四薄膜晶体管t64的栅极电性连接至所述上拉控制电路的输出端，所述第六十四薄膜晶体管t64的源极电性连接于所述第一直流低电平端vssq。

所述第四十三薄膜晶体管t43的源极电性连接于所述第一直流低电平端vssq，所述第四十三薄膜晶体管t43的漏极电性连接于所述上拉控制电路的输出端。

所述第三十三薄膜晶体管t33的源极电性连接于所述第二直流低电平端vssg，所述第三十三薄膜晶体管t33的漏极电性连接于所述本级的扫描信号的输出端。

在第四阶段之后的第五阶段，请参阅图3，对于包括有所述复位电路150的第二goa单元200中，所述复位电路150包括四十四薄膜晶体管t44，所述四十四薄膜晶体管t44的栅极连接所述接初始信号端stv，所述四十四薄膜晶体管t44的源极连接所述第b级goa单元的控制节点qb，所述四十四薄膜晶体管t44的漏极连接所述第一直流低电平端vssq。

在第五阶段，所述接初始信号端stv将所述四十四薄膜晶体管t44打开，第b级goa单元的控制节点qb的电位被所述第一直流低电平端vssq拉低至所述第一直流低电平。

在本实施例中，除第一级goa单元至第十二级goa单元外，所述第二goa单元200中的所述四十四薄膜晶体管t44接收所述接初始信号端stv输入的高电位而打开，第二goa单元200中控制节点qb的电位被拉低至第一直流低电平，相当于对控制节点qb的电位进行复位，有利于控制节点在goa单元工作一个周期后更快更好地放电，以及可以防止显示面板多次的开关机过程中控制节点qb的电位不能及时放电而引起大电流，进一步提升了电路的可靠性。

本申请还提出了一种显示面板，其中，所述显示面板包括上述栅极驱动电路。所述显示面板的工作原理与上述栅极驱动电路的工作原理相同或相似，此处不再赘述。

本申请提出了一种栅极驱动电路及显示面板，该栅极驱动电路包括级联的至少一第一goa单元及至少一第二goa单元，该第一goa单元及第二goa单元包括一上拉控制电路、一自举电容、一上拉电路、一下拉电路以及一下拉维持电路，以及该第二goa单元还包括复位电路。本申请通过在栅极驱动电路的不同级中设置不同结构的goa单元，去除了初始级goa单元中的复位电路，避免了复位电路于初始阶段将起始信号与低电平源短接，而导致产品出现非正常黑屏的技术问题。

在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。

以上对本申请实施例所提供的一种栅极驱动电路及显示面板进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。