彳丁扫描不意图；
图3现有技术中隔行转逐行的格式转换器的框架图；
图4现有技术中隔行转逐行的示意图；
图5本发明的实施例的液晶显示装置的整体结构的框图；
图6本发明的时序控制器的结构框图；
图7实施例一中时序处理单元生成栅极控制信号的时序示意图一；
图8实施例一中时序处理单元生成栅极控制信号的时序示意图二；
图9本发明的栅极驱动电路的第一种结构框架图；
图10实施例一中奇数场信号的栅极驱动电路信号处理示意图一；
图11实施例一偶数场信号的栅极驱动电路信号处理示意图一；
图12本发明中栅极驱动电路的第二种结构框架图；
图13实施例一中奇数场信号的栅极驱动电路信号处理示意图二 ；
图14实施例一中偶数场信号的栅极驱动电路信号处理示意图二 ；
图15本实施例一中时序处理单元生成栅极控制信号的时序示意图三；
图16实施例一中逐行信号的栅极驱动电路信号处理不意图一；
图17实施例一中逐行信号的栅极驱动电路信号处理示意图二 ；
图18本发明隔行信号的图像显示方法； 图19本发明逐行信号的图像显示方法；
图20实施二的时序处理单元生成栅极控制信号的时序示意图一图21实施例二中奇数场信号的栅极驱动电路信号处理过程示意图一；
图22实施例二中偶数场信号的栅极驱动电路信号处理示意图一；
图23实施二的时序处理单元生成栅极控制信号的时序示意图二 ；
图24实施例二中奇数场信号的栅极驱动电路信号处理示意图二 ；
图25实施例二中偶数场信号的栅极驱动电路信号处理示意图二。
【具体实施方式】
[0017]为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，在以下配合参考图式的较佳实施例的详细说明中将可清楚呈现。通过【具体实施方式】的说明，当可对本发明为达成预定目的所采取的技术手段及功效得以更加深入且具体的了解，然而所列附图仅是提供参考与说明之用，并非用来对本发明加以限制。
[0018]实施例一:
(一)本实施例的整体结构及工作方法:
图5本发明的实施例的液晶显示装置的整体结构的框图。如图5示，该液晶显示装置I包括电源电路(图中未示出)、背光源(图中未示出)，液晶面板10、数据驱动电路20、栅极驱动电路30和时序控制器40，电源电路为显示装置I提供电源供电，背光源为显示装置I的液晶面板上显示图像的光源，栅极驱动电路30用于向所述液晶面板10提供栅极驱动信号，用于驱动液晶面板10的每一行栅极总线的顺序开启，及数据驱动电路20用于向所述液晶面板10提供数据驱动信号，用于在对应行栅极总线开启时刻，输出数据驱动信号给液晶面板10，提供显示图像数据。
[0019]其中，时序控制器40接收主板(SOC)解码视频信号后的视频数据输入信号，该视频数据输入信号包括图像信号(RGB)、数据使能信号(DE)、行同步信号(Hsync)、场同步信号(Vsync)、及时钟信号，经时序控制器40 —部分生成数据控制信号和数据信号(DV)输出给数据驱动电路20，其中，数据控制信号包括源数据起始信号(SSP)、源时钟信号(SCK)、锁存信号(LS)及数据使能信号(S0E)，另一部分生成栅极控制信号给栅极驱动电路30，其中，栅极控制信号包括扫描帧起始信号(GSP)、输出使能信号(0E)、栅极扫描时钟信号(GCK)。
[0020]在显示面板10有像素电路，其像素电路包括有多条(m条)源数据总线(即视频信号线)SLl?SLm，和多条(η条)栅极总线(行扫描信号线)GLl?GLn，其中，在这些源数据总线SLl?SLm与栅极总线GLl?GLn之间的交叉点处设置多个(mXη个)像素组成部，上述像素组成部呈矩阵状设置，构成像素阵列。在每个像素组成部包括薄膜晶体管101，第i X j个薄膜晶体管101是设置在栅极端子与栅极总线GLl?GLn中第i个总线与源数据总线SLl?SLm中第j个总线的交叉点上，该薄膜晶体管101的栅极端子与栅极总线GLl?GLn中第i个总线连接，其源数据极端子与源数据总线SLl?SLm中第j个总线连接，其中，栅极总线GLl?GLn中第i个总线为该薄膜晶体管101提供开启信号，源数据总线SLl?SLm中第j个总线为该薄膜晶体管101提供数据信号。与该薄膜晶体管101的漏极端子连接一个像素电极。
[0021]数据驱动电路20接收从时序控制器40输出的数据信号(DV)、源数据起始信号(SSP)、源时钟信号(SCK)、锁存信号(LS)及数据使能信号(SOE)，输出给各路源数据总线SLl?SLm施加数据驱动信号D(I)?D (m)，驱动图像信号在液晶面板10上显示图像。
[0022]栅极驱动电路30接收时序控制器40输出包括扫描帧起始信号(GSP)、输出使能信号(0E)、栅极扫描时钟信号(GCK)，输出以在垂直方向上顺序驱动栅极总线GLl?GLn的栅极驱动信号GOUT(I)?GOUT (η)，以使顺序开启液晶面板10每一根栅极总线。
[0023]( 二 )隔行和逐行判断单元工作方法
隔行和逐行判断单元用于根据输入信号判断为包括奇数场和偶数场的隔行图像信号，输出第一控制信号，当判断为逐行图像信号时，输出第二控制信号。
[0024]具体说明的是，所述奇数场为包括奇数行图像数据的图像信号，所述偶数场为包括偶数行图像数据的图像信号，隔行图像信号中的一帧图像由一奇数场和一偶数场构成。
[0025]隔行和逐行判断单元可以集成在时序控制芯片中，也可以设置在时序控制器的电路板上，还可集成在主芯片上或设置在主板上，输出的第一控制信号或第二控制信号给时序控制器40。
[0026]时序控制器40接收第一控制信号以隔行处理模式，在隔行处理模式下，时序控制器40在一行所述数据信号周期内，输出包括栅极扫描时钟信号(GCK)包含两个时钟脉冲，及一个输出使能信号(OE)包含一个脉冲信号，若扫描奇数场时，栅极驱动信号由输出使能信号(OE)包含一个脉冲抵消栅极扫描时钟信号(GCK)包含两个时钟脉冲中的第二个时钟脉冲，若扫描偶数场时，输出使能信号(OE)包含一个脉冲抵消栅极扫描时钟信号(GCK)包含两个时钟脉冲中第一时钟脉冲。
[0027]若所述时序控制器40接收所述第二控制信号，以逐行模式进行处理下，在一行所述数据信号周期内，所述栅极扫描时钟信号(GCK)包含一个时钟脉冲及第一电位所述输出使能信号(0Ε)。
[0028](三)时序控制器的结构及工作方法
图6是本发明的时序控制器的结构框图。如图6示，时序控制器40包括接收单元41、图像数据处理单元42、数据输出44、时序处理单元43及控制信号输出45。其中，时序控制器40可以集成芯片，也可是由多个电路组件构成，还可是有集成芯片与辅助电路一起构成。
[0029]接收单元41，可以接收主板电路输出包括图像信号(RGB)、数据使能信号(DE)、行同步信号(Hsync)、场同步信号(Vsync)、及时钟信号的视频数的LVDS输入信号，其中，主板输出信号格式还可以其他数据格式，本领域技术人员可知，根据主板与时序控制器配合需要，输出与时序控制器适合的数据格式，接收数据格式不对本发明构成限制。
[0030]图像数据处理单元42，根据接收至少包括图像信号(RGB)进行数据处理，向数据驱动电路提供适应于显示面板10的像素显示的数据格式的数据信号(DV)，且在一行所述数据信号周期内，对应输出一行图像数据信号，如:显示面板10的像素矩阵为1920*1080，生成每行1920个单位像素数据，每个单位像素数据包括R、G、B三个像素组成单元，数据输出44将生成的数据信号进行输出给数据驱动电路20。
[0031]时序处理单元43，用于接收包括同步信号(Hsync)、场同步信号(Vsync)和时钟信号，进行时序处理生成控制信号输出给栅极驱动电路30和数据驱动电路20，其中，向栅极驱动电路30提供包括输出使能信号(0E)、栅极扫描时钟信号(GCK)和栅极扫描帧起始信号(GSP)的栅极控制信号，同时，向数据驱动电路提供包括源数据起始信号(SSP)、源时钟信号(SCK)、锁存信号(LS)及数据使能信号(SOE)的数据控制信号，其中，根据同步信号(Hsync)和场同步信号(Vsync)产生扫描帧起始信号(GSP)。
[0032]其中，若时序控制器40接收到第一控制信号时，以隔行处理模式工作，接收到第二控制信号时，以逐行处理模式工作。
[0033](I)时序控制器以隔行处理模式工作:
接收单元41接收视频数据输入信号，其为一帧隔行格式的视频信号时，其中，一帧隔行格式的视频信号中包括奇数场和偶数场的图像数据，时序控制器40根据包括同步信号(Hsync)、场同步信号(Vsync)、及时钟信号的输入信号，经过时序处理，输出包括输出使能信号(0E)、栅极扫描时钟信号(GCK)和栅极扫描帧起始信号(GSP)的栅极控制信号，其中，在一行数据信号周期内，栅极扫描时钟信号(GCK)包含两个时钟脉冲，及输出使能信号(OE)包含一个脉冲信号。
[0034]第一种实施情况:
图7是实施例一中时序处理单元生成栅极控制信号的时序示意图一。如图7示，液晶面板10的像素分辨率为1920*1080及刷新频率为120Hz的液晶屏，接收一帧视频信号，包括1920*540/240Hz的一奇数场图像数据和一偶数场图像数据的视频数据信号，每一行图像数据周期为1/240*540=7.6*10、，在一行图像数据发送周期1/240*540=7.6*10_6s内，生成栅极扫描时钟信号(GCK)中包含有两个时钟脉冲，及同一行图像数据发送周期1/240*540=7.6*1(T6s内，生成输出使能信号(OE)中包含一个脉冲。
[0035]具体说明的是，输入信号的第一场信号为奇数场1920*540/240Hz的视频数据，每一行图像数据的发送周期为1/240*540=7.6*10_6s，时序处理单元43经过时序处理，生成栅极扫描时钟信号(GCK)时，在一行图像数据的发送周期7.6*10_6s内，生成两个时钟脉冲，这样，在一奇数场的540行图像数据输入时，生成1080个栅极扫描时钟信号(GCK)的升压脉冲输入到栅极驱动电路中，输入至栅极驱动电路产生1080个移位输出信号。在一行图像数据输入周期内，输出栅极扫描时钟信号(GCK)的两个时钟脉冲，且对应在同一行图像数据周期内，还输出一个输出使能信号(OE )的升压脉冲，且输出使能信号(OE )升压脉冲宽度遮住栅极扫描时钟信号(GCK)的两个时钟脉冲的第二个时钟脉冲，这样，产生540个输出使能信号(OE)脉冲，其中，“遮住”为输出使能信号(OE)中升压脉冲宽度稍大于栅极扫描时钟信号(GCK)的两个时钟脉冲的第二个时钟脉冲。在该奇数场输入信号周期内的起始时刻，时序处理单元43还生成一个栅极扫描帧起始信号(GSP)，用于该场信号扫描开启信号。
[0036]在输入信号第二场信号为偶数场1920*540/240Hz的视频数据，每一行图像数据的发送周期为1/240*540=7.6*10_6s，时序处理单元43经时序处理，输出栅极扫描时钟信号(GCK)时，在一个7.6*10_6s周期内，生成两个时钟脉冲，这样，在一场中540行图像数据输入时，产生1080个栅极扫描时钟信号(GCK)的升压脉冲输入到栅极驱动电路中，栅极驱动电路产生1080个移位输出信号，同时，在一行图像数据输入周期内，输出栅极扫描时钟信号(GCK)的两个时钟脉冲，且对应在同一行图像数据周期内，还输出一个输出使能信号(OE)的升压脉冲，且输出使能信号(OE)升压脉冲宽度遮住栅极扫描时钟信号(GCK)的两个时钟脉冲的第一个时钟脉冲，这样，产生540个输出使