一种具有时序控制的soc模块的制作方法
【技术领域】
[0001] 本实用新型设及电源电路设计，特别设及一种具有时序控制的S0C模块。
【背景技术】
[0002] 电路设计人员均知道，在一个电子产品中较为核屯、的两个模块为S0C(Systemon化ip，系统级忍片）模块和电源模块，一般SOC模块所要求的电源控制都有较严格的时序要 求。目前一般使用GPI0对电源模块进行时序控制（即通过软件控制电源模块的时序)，虽然 产品的多样化、功能的多样化很多是通过软件实现的，但大部分也可能通过硬件实现。譬 如：有时序要求的S0C忍片在没有足够的GPI0 口来做软件的时序控制时，一般通过增加扩 展忍片或者更换S0C忍片来解决运个问题。而运两种方案都会增加硬件设计的成本和复杂 性，并不是最佳的解决方案。
[0003] 因而现有技术还有待改进和提高。 【实用新型内容】
[0004] 鉴于上述现有技术的不足之处，本实用新型的目的在于提供一种具有时序控制的S0C模块，能在较低成本的前提下对S0C忍片的电源时序进行控制。 阳〇化]为了达到上述目的，本实用新型采取了W下技术方案：
[0006] 一种具有时序控制的S0C模块，包括S0C忍片，第一RC延时电源模块，所述第一RC延时电源模块包括：第一电源模块，及由第一电阻和第一电容构成的第一延时电路；所 述第一电阻的一端连接供电端，第一电阻的另一端连接第一电源模块的电源使能端、还通 过第一电容接地，所述第一电源模块的输出端连接S0C忍片的第一电源输入端。
[0007]所述的具有时序控制的S0C模块中，所述第一电源模块包括第一电源忍片、第二 电阻、第=电阻、第二电容和第=电容，所述第一电源忍片的使能端为第一电源模块的电源 使能端、连接所述第一电阻的另一端，所述第一电源忍片的IN端连接所述供电端、还通过 第二电容接地，所述第一电源忍片的FB/0UT端为第一电源模块的输出端、连接第二电阻的 一端和S0C忍片的第一电源输入端、还通过第S电容接地，所述第一电源忍片的BP端连接 第二电阻的另一端、还通过第=电阻接地。 阳00引所述的具有时序控制的S0C模块中，所述第一电源忍片为SGM2019-ADJ系列的集 成忍片。
[0009] 所述的具有时序控制的S0C模块中，所述第一电阻的阻值为30KQ，第一电容的容 值为0. 1UF。
[0010] 所述的具有时序控制的S0C模块，还包括第二RC延时电源模块，所述第二RC延时 电源模块包括：第二电源模块，及由第四电阻和第四电容构成的第二延时电路；所述第四 电阻的一端连接供电端，第四电阻的另一端连接第二电源模块的电源使能端、还通过第四 电容接地，所述第二电源模块的输出端连接S0C忍片的第二电源输入端。
[0011] 所述的具有时序控制的S0C模块，所述第二电源模块包括第二电源忍片、第五电 阻、第六电阻、第五电容和第六电容，所述第二电源忍片的使能端为第二电源模块的电源使 能端、连接所述第四电阻的另一端，所述第二电源忍片的IN端连接所述供电端、还通过第 五电容接地，所述第二电源忍片的FB/OUT端为第二电源模块的输出端、连接第五电阻的一 端和SOC忍片的第二电源输入端、还通过第六电容接地，所述第二电源忍片的BP端连接第 五电阻的另一端、还通过第六电阻接地。
[0012] 所述的具有时序控制的S0C模块，所述第二电源忍片为SGM2019-ADJ系列的集成 忍片。
[0013] 所述的具有时序控制的S0C模块，所述第四电阻的阻值为15KQ，第四电容的容值 为 0. 1UF。
[0014] 所述的具有时序控制的S0C模块，所述S0C忍片的第一电源输入端为S0C忍片的 LOG电源输入端，S0C忍片的第二电源输入端为S0C忍片的ARM电源输入端。
[0015] 相较于现有技术，本实用新型提供的具有时序控制的S0C模块，包括S0C忍片和第 一RC延时电源模块，所述第一RC延时电源模块包括：第一电源模块，及由第一电阻和第一 电容构成的第一延时电路；所述第一电阻的一端连接供电端，第一电阻的另一端连接第一 电源模块的电源使能端、还通过第一电容接地，所述第一电源模块的输出端连接S0C忍片 的第一电源输入端。本实用新型仅增加一个电阻和一个电容来延时S0C忍片的电源时序， 满足S0C系统对不同电源模块时序设计要求。
【附图说明】
[0016] 图1为本实用新型具有时序控制的S0C模块的结构框图；
[0017] 图2为本实用新型具有时序控制的S0C模块中第一RC延时电源模块的电路图；
[0018] 图3为本实用新型具有时序控制的S0C模块中第二RC延时电源模块的电路图；
[0019] 图4为本实用新型具有时序控制的S0C模块中S0C忍片的上电时序示意图。
【具体实施方式】
[0020] 本实用新型提供一种具有时序控制的S0C模块，利用RC电路的延时特性解决电源 设计中满足S0C系统对时序控制的要求，并且可W针对不同的电源模块采用不同的RC电 路，从而满足S0C系统对不同电源模块时序设计的要求。
[0021] 为使本实用新型的目的、技术方案及效果更加清楚、明确，W下参照附图并举实施 例对本实用新型进一步详细说明。应当理解，此处所描述的具体实施例仅用W解释本实用 新型，并不用于限定本实用新型。
[0022] 请参阅图1和图2,本实用新型提供的具有时序控制的S0C模块包括S0C忍片U1 和第一RC延时电源模块10,所述第一RC延时电源模块10包括：第一电源模块101，及由 第一电阻R1和第一电容C1构成的第一延时电路102 ;所述第一电阻R1的一端连接供电端 VSYS，第一电阻R1的另一端连接第一电源模块101的电源使能端、还通过第一电容C1接 地，所述第一电源模块101的输出端连接S0C忍片U1的第一电源输入端化0G。
[0023] 在第一RC延时电源模块10上电时，先给第一电容C1充电进行延时，根据RC延时 电路的特性，通过RC电流的使能信号会被延时，其延时时间具体通过W下公式获得：
[0024] Tl=-RlXClXln((E-V)/巧 阳0巧]其中，R1为第一电阻R1的阻值，Cl为第一电容Cl的容值，E为供电端VSYS的电 压，V为第一电源模块为电源使能端的有效电压。因此，只需调整第一电阻R1和第一电容 C1的值来满足不同的电源模块对时序的要求，从而达到不使用GPIO的软件控制方式也能 解决电源模块对时序要求的问题，并且由于采用了简单的RC电路设计，使整个电路的硬件 设计和LAYOUT设计都比较简单。
[00%] 请继续参阅图1和图2,所述第一电源模块101包括第一电源忍片U2、第二电 阻R2、第=电阻R3、第二电容C2和第=电容C3。所述第一电源忍片U2的使能端（即 空再技持端）为第一电源模块101的电源使能端、连接所述第一电阻R1的另一端，所述第一 电源忍片肥的IN端连接所述供电端VSYS、还通过第二电容C2接地，所述第一电源忍片U2 的FB/0UT端为第一电源模块101的输出端、连接第二电阻R2的一端和S0C忍片U1的第一 电源输入端化0G、还通过第S电容C3接地，所述第一电源忍片U2的BP端连接第二电阻R2 的另一端、还通过第=电阻R3接地。
[0027] 其中，所述第二电阻R2为限流电阻、第S电阻R3为下拉电阻，第二电容C2和第S 电容C3均为滤波电容。第一电源忍片U2为SGM2019-AD