J系列的集成忍片、或者其它电源 忍片。所述第一电阻R1的阻值为30KQ，第一电容C1的容值为0. 1UF，假设供电端VSYS的 电压为4V，第一电源模块为电源使能端的有效电压为3V，从而第一RC延时电源模块10的 延时时间为4mS。
[0028] 请一并参阅图3,本实用新型的具有时序控制的S0C模块还包括第二RC延时电源 模块20,所述第二RC延时电源模块20包括：第二电源模块201，及由第四电阻R4和第四电 容C4构成的第二延时电路202 ;所述第四电阻R4的一端连接供电端VSYS，第四电阻R4的 另一端连接第二电源模块201的电源使能端、还通过第四电容C4接地，所述第二电源模块 201的输出端连接S0C忍片U1的第二电源输入端VARM，由于第二延时电路202的电路构成 及工作原理与第一延时电路102相同，此处不再寶述。
[0029] 相应地，所述第二电源模块201包括第二电源忍片U3、第五电阻R5、第六电阻R6、 第五电容巧和第六电容C6,所述第二电源忍片U3的使能端为第二电源模块201的电源使 能端、连接所述第四电阻R4的另一端，所述第二电源忍片U3的IN端连接所述供电端VSYS、 还通过第五电容巧接地，所述第二电源忍片U3的FB/0UT端为第二电源模块201的输出端、 连接第五电阻R5的一端和S0C忍片U1的第二电源输入端VARM、还通过第六电容C6接地， 所述第二电源忍片U3的BP端连接第五电阻R5的另一端、还通过第六电阻R6接地。
[0030] 其中，所述第二电源忍片U3为SGM2019-ADJ系列的集成忍化或者其它电源忍片， 所述第四电阻R4的阻值为15KQ，第四电容C4的容值为0. 1UF。假设供电端VSYS的电压 为4V，第一电源模块为电源使能端的有效电压为3V，从而第二RC延时电源模块20的延时 时间为2mS，从而根据第四电阻R4和第四电容C4的值实现了不同时序的要求。
[0031] 为了更好的理解本实用新型，W下结合图1至图4对本实用具有时序控制的S0C 模块的时序控制方式进行详细说明： W巧所述S0C忍片U1中设置有4个电源，因此其具有4个电源输入端，分别为：VCC1. 8V、VCCI03. 3V，L0G及RAM。其中，所述S0C忍片U1的第一电源输入端化0G为S0C忍 片U1的LOG电源输入端，S0C忍片U1的第二电源输入端VARM为S0C忍片U1的ARM电源 输入端。
[0033] 根据图4可知，ARM电源输入端比LOG电源输入端上电要求快2mS，根据计算公式 T=-R*C*ln((E-V)/巧可知，在E=4V、V=3V、第一电阻R1的阻值为30KQ、第一电容C1的容 值为0. 1UF、第四电阻R4的阻值为15KQ、第四电容C4的容值为0. 1UF时，LOG电源输入端 上电的延时时间为4mS，ARM电源输入端上电的延时时间为2mS，即ARM电源比LOG电源上 电时序快2mS，从而可通过设定相应的RC参数来满足S0C系统的时序要求。
[0034] 与现在技术相比，本实用新型具有W下有益效果：
[0035] 1、现有技术一般采用GPI0 口软件控制，当S0C忍片的GPI0 口不够时，采用增加 GPI0扩展忍片或更换S0C忍片方式实现，而本实用新型只需在相应的电源模块中增加一个 电阻和一个电容即可改变上电时序，其实现方式简单，增加了设计的方便性。
[0036] 2、由于现有技术需要增加扩展忍片或更新S0C忍片，运样必然要增加硬件成本、 而且电路改变必然带来LAYOUT设计更多的复杂化，而此方案仅仅采用RC电路，硬件成本的 增加几乎可W忽略不计。
[0037] 可W理解的是，对本领域普通技术人员来说，可W根据本实用新型的技术方案及 其实用新型构思加W等同替换或改变，而所有运些改变或替换都应属于本实用新型所附的 权利要求的保护范围。
【主权项】
1. 一种具有时序控制的SOC模块，包括SOC芯片，其特征在于，还包括第一RC延时电源 模块，所述第一RC延时电源模块包括：第一电源模块，及由第一电阻和第一电容构成的第 一延时电路；所述第一电阻的一端连接供电端，第一电阻的另一端连接第一电源模块的电 源使能端、还通过第一电容接地，所述第一电源模块的输出端连接SOC芯片的第一电源输 入端。2. 根据权利要求1所述的具有时序控制的SOC模块，其特征在于，所述第一电源模块包 括第一电源芯片、第二电阻、第三电阻、第二电容和第三电容，所述第一电源芯片的使能端 为第一电源模块的电源使能端、连接所述第一电阻的另一端，所述第一电源芯片的IN端连 接所述供电端、还通过第二电容接地，所述第一电源芯片的FB/0UT端为第一电源模块的输 出端、连接第二电阻的一端和SOC芯片的第一电源输入端、还通过第三电容接地，所述第一 电源芯片的BP端连接第二电阻的另一端、还通过第三电阻接地。3. 根据权利要求2所述的具有时序控制的SOC模块，其特征在于，所述第一电源芯片为 SGM2019-ADJ系列的集成芯片。4. 根据权利要求2所述的具有时序控制的SOC模块，其特征在于，所述第一电阻的阻值 为30KQ，第一电容的容值为0. 1UF。5. 根据权利要求2所述的具有时序控制的SOC模块，其特征在于，还包括第二RC延时 电源模块，所述第二RC延时电源模块包括：第二电源模块，及由第四电阻和第四电容构成 的第二延时电路；所述第四电阻的一端连接供电端，第四电阻的另一端连接第二电源模块 的电源使能端、还通过第四电容接地，所述第二电源模块的输出端连接SOC芯片的第二电 源输入端。6. 根据权利要求5所述的具有时序控制的SOC模块，其特征在于，所述第二电源模块包 括第二电源芯片、第五电阻、第六电阻、第五电容和第六电容，所述第二电源芯片的使能端 为第二电源模块的电源使能端、连接所述第四电阻的另一端，所述第二电源芯片的IN端连 接所述供电端、还通过第五电容接地，所述第二电源芯片的FB/0UT端为第二电源模块的输 出端、连接第五电阻的一端和SOC芯片的第二电源输入端、还通过第六电容接地，所述第二 电源芯片的BP端连接第五电阻的另一端、还通过第六电阻接地。7. 根据权利要求6所述的具有时序控制的SOC模块，其特征在于，所述第二电源芯片为 SGM2019-ADJ系列的集成芯片。8. 根据权利要求6所述的具有时序控制的SOC模块，其特征在于，所述第四电阻的阻值 为15KQ，第四电容的容值为0. 1UF。9. 根据权利要求6所述的具有时序控制的SOC模块，其特征在于，所述SOC芯片的第 一电源输入端为SOC芯片的LOG电源输入端，SOC芯片的第二电源输入端为SOC芯片的ARM 电源输入端。
【专利摘要】本实用新型公开了一种具有时序控制的SOC模块，包括SOC芯片和第一RC延时电源模块，所述第一RC延时电源模块包括：第一电源模块，及由第一电阻和第一电容构成的第一延时电路；所述第一电阻的一端连接供电端，第一电阻的另一端连接第一电源模块的电源使能端、还通过第一电容接地，所述第一电源模块的输出端连接SOC芯片的第一电源输入端。本实用新型仅增加一个电阻和一个电容来延时SOC芯片的电源时序，满足SOC系统对不同电源模块时序设计要求。
【IPC分类】G05B19/04
【公开号】CN204945681
【申请号】CN201520681258
【发明人】陈允文, 朱巍
【申请人】深圳市创维电器科技有限公司
【公开日】2016年1月6日
【申请日】2015年9月6日