显示设备的驱动器的制造方法
【技术领域】
[0001]本发明涉及根据视频信号来驱动显示设备的显示设备的驱动器。
【背景技术】
[0002]在作为显示设备的例如液晶显示面板中，以交叉的方式配置有在二维画面的水平方向上延伸的多个栅极线和在二维画面的垂直方向上延伸的多个源极线。进而，在液晶显示面板中，装载有将根据输入视频信号而表示的各像素的辉度级别所对应的灰度显示电压施加于源极线的每一个的源极驱动器和将扫描信号施加于栅极线的栅极驱动器。再有，作为这样的源极驱动器，提出了如下的源极驱动器:将I水平同步期间量的多个显示数据个别地导入到多个锁存器的每一个，并将导入到各锁存器的显示数据所对应的灰度显示电压施加于各源极线(参照专利文献I)。在这样的源极驱动器中，通过利用了反相器元件的元件延迟的延迟电路来错开由上述的锁存器的每一个进行的显示数据的导入定时，由此，避免流入到各源极线的电流的陡峻的变化同时发生的状态，而防止在这样的状态下产生的噪声。
[0003]现有技术文献
专利文献
专利文献1:日本特开2004-301946号公报。
【发明内容】
[0004]发明要解决的课题
然而，关于上述那样的延迟电路，其延迟量被预先固定，而且其延迟量自身也由于制造上的偏差以及环境温度等而变动，因此，难以适合于各种显示驱动器的规格。
[0005]于是，本发明的目的在于提供一种能抑制上述的噪声的产生并适合于各种显示设备的规格的显示设备的驱动器。
[0006]用于解决课题的方案
本发明的显示设备的驱动器是将根据视频信号而示出的每个像素的辉度级别所对应的像素驱动电压分别施加于显示设备的N个(N为2以上的自然数)数据线的所述显示设备的驱动器，所述驱动器的特征在于，具有:
第I?第N锁存器，将示出每个像素的所述辉度级别的N个像素数据片与分别具有不同的沿定时的第I?第N导入时钟信号同步地导入并输出；以及
N级移位寄存器，使与所述视频信号中的水平同步信号同步的加载信号与经外部供给的基准定时信号同步地依次移位并导入到下级，
所述移位寄存器包括串联地连接的第I?第N触发器，将所述第I?第N触发器的每一个的输出作为所述第I?第N导入时钟信号分别供给到所述第I?第N锁存器。
[0007]发明效果
根据本发明能提供一种难以受到制造上的偏差和环境温度等的影响而且能适合于各种显示设备的规格的通用性高的显示设备的驱动器。
【附图说明】
[0008]图1是示出包括本发明的显示设备的驱动器的显示装置的框图。
[0009]图2是示出驱动器IC3a的内部结构的一个例子的框图。
[0010]图3是示出延迟控制电路134和第二数据锁存器部132的内部结构的一个例子的电路图。
[0011]图4是示出在L移位模式时的移位方向切换开关3h?31 κ的开关状态的图。
[0012]图5是示出在L移位模式时的延迟控制电路134的内部工作的时间图。
[0013]图6是示出在R移位模式时的移位方向切换开关31广31 κ的开关状态的图。
[0014]图7是示出在R移位模式时的延迟控制电路134的内部工作的时间图。
[0015]图8是示出在V移位模式时的移位方向切换开关31广31 κ的开关状态的图。
[0016]图9是示出在V移位模式时的延迟控制电路134的内部工作的时间图。
[0017]图10是示出在每个延迟模式下施加于各数据线的像素驱动电压G的延迟方式的图。
[0018]图11是示出施加于数据线D1' D#像素驱动电压G的延迟方式和水平扫描线S上的各位置中的水平扫描脉冲的延迟方式的图。
[0019]图12是示出对属于画面左(或右)端区域的D1 (或Dn)和属于画面中央区域的数据线Dn72 (或D(n/2)+1)同时施加像素驱动电压的情况下的像素驱动电压和水平扫描脉冲的波形的图。
[0020]图13是示出相对于属于画面左(或右)端区域的D1 (或Dn)使施加于属于画面中央区域的数据线Dn72 (或D (n/2)+1)的像素驱动电压延迟的情况下的像素驱动电压和水平扫描脉冲的波形的图。
[0021]图14是示出延迟控制电路134的内部结构的另一例子的电路图。
[0022]图15是示出使图14所示的延迟控制电路134以V移位模式工作时的内部工作的时间图。
[0023]图16是示出驱动器IC3a?3e的每一个的内部结构的另一例子的框图。
[0024]图17是示出驱动器IC3a?3e的每一个的内部结构的另一例子的框图。
【具体实施方式】
[0025]以下，参照附图并详细地说明本发明的实施例。
[0026]图1是示出包括本发明的显示设备的驱动器的显示装置的概略结构的图。如图1所示，这样的显示装置包括驱动控制部1、扫描驱动器2A和2B、数据驱动器3、以及显示设备
20 ο
[0027]显不设备20由例如液晶或有机EL面板等构成。在显不设备20中，形成有每一个在二维画面的水平方向上扩展的m个(m为2以上的自然数)的水平扫描线S1' Sni和每一个在二维画面的垂直方向上扩展的η个(η为2以上的自然数)的数据线D1-D1^在水平扫描线和数据线的各交叉部形成有担负像素的显示单元格。
[0028]驱动控制部I从视频信号中提取水平同步信号，将其作为水平同步信号HS供给到扫描驱动器2A和2B，并且与该水平同步信号同步地生成示出像素数据的导入开始定时的加载信号LD，将其供给到数据驱动器3。此外，驱动控制部I基于这样的视频信号来生成按各像素的每一个例如以8位表示该像素的辉度级别的像素数据H)的序列，将对其重叠表示时钟信号的定时的基准定时信号RS后的像素数据信号PDS供给到数据驱动器3。进而，驱动控制部I将用于进行形成在数据驱动器3内的驱动器IC (后述)的每一个的初始设定的初始设定信号ISS供给到数据驱动器3。再有，初始设定信号ISS示出例如指定从供给上述的加载信号LD起到实际上开始像素数据的加载为止的加载延迟时间所对应的信息的加载延迟时间信息LI和指定延迟模式(后述)的延迟模式信息DM。
[0029]扫描驱动器2A连接到水平扫描线S1' S m的每一个的一端，扫描驱动器2B连接到水平扫描线Si?Sm的每一个的另一端。扫描驱动器2A和2B与上述的水平同步信号HS同步地生成水平扫描脉冲SP，将其依次施加于显示设备20的水平扫描线S1' Sm的每一个。
[0030]数据驱动器3依照基于上述的初始设定信号ISS而设定的工作模式(后述)根据加载信号LD导入像素数据信号ros中的像素数据ro的序列。然后，每当完成I水平扫描线量即作为数据线的总数的η个像素数据ro的导入时，数据驱动器3将导入的η个像素数据ro变换为每一个具有与示出的辉度级别对应的电压值的像素驱动电压来施加于显示设备20的数据线Di?Dn。
[0031]再有，数据驱动器3通过每一个具有相同电路结构的多个半导体IC (IntegratedCircuit:集成电路)例如在图1所示的实施例中为5个驱动器IC3a?3e来形成。此时，驱动器IC3a从I水平扫描线量的η个像素数据H)之中导入显示设备20的第I列?第K列(K为2以上的自然数)所对应的K个像素数据PD，将每一个与示出的辉度级别对应的像素驱动电压6￡施加于显示设备20的数据线D DK。驱动器IC3b从I水平扫描线量的η个像素数据H)之中导入显示设备20的第K+1列?第L列(L为2.Κ)所对应的K个像素数据PD，将每一个与示出的辉度级别对应的像素驱动电压GK+1?Gl施加于显示设备20的数据线DK+1?D Lo驱动器IC3c从I水平扫描线量的η个像素数据H)之中导入显示设备20的第L+1列?第Y列(Y为3.Κ)所对应的K个像素数据H)，将每一个与示出的辉度级别对应的像素驱动电压GM?Gγ施加于显示设备20的数据线D D γο驱动器IC3d从I水平扫描线量的η个像素数据H)之中导入显示设备20的第Y+1列?第Q列(Q为4.K)所对应的K个像素数据PD，将每一个与示出的辉度级别对应的像素驱动电压GY+1?G逆加于显示设备20的数据线DY+1?D QO驱动器IC3e从I水平扫描线量的η个像素数据H)之中导入显示设备20的第Q+1列?第η列所对应的K个像素数据PD，将每一个与示出的辉度级别对应的像素驱动电压GQ+1?GnM加于显示设备20的数据线D Q+1?D no
[0032]S卩，如图1所示，担负显示设备20的画面左区域的驱动的驱动器IC3a和3b、担负画面中央区域的驱动的驱动器IC3c、以及担负画面右区域的驱动的驱动器IC3d和3e沿着显示设备20的一边而被配置。
[0033]再有，在各驱动器IC3a?3e内形成的电路是相同的，因此，以下，摘录驱动器IC3a来对形成于各驱动器IC的结构进行说明。
[0034]图2是示出形成在驱动器IC3a内的电路的框图。如图2所示，在各驱动器IC中，形成有接收电路131、第一数据锁存器部132、第二数据锁存器部133、延迟控制电路134、灰度电压变换电路135、以及输出放大器电路136。
[0035]接收电路131从供给自驱动控制部I的像素数据信号ros中导入像素数据ro的序列，将I水平扫描线量(η个)的像素数据ro作为像素数据Pi?P ￡供给到第一数据锁存器部132。进而，接收电路131从像素数据信号ros中提取基准定时信号RS，重新生成与该基准定时信号RS相位同步的基准时钟信号CK，并供给到延迟控制电路134。
[0036]第一数据锁存器部132按被供给的顺序导入从接收电路131供给的像素数据P1'?￡的每一个，将每一个作为像素数据R工?Rk供给到下级的第二数据锁存器部133。
[0037]延迟控制电