一种高带载能力led显示屏异步控制系统的制作方法
【技术领域】
[0001] 本发明涉及LED显示屏控制，尤其涉及一种高带载能力LED显示屏异步控制系统。
【背景技术】
[0002] LED显示屏分类多种多样，按控制或使用方式分同步和异步。同步方式是指LED 显示屏的工作方式基本等同于电脑的监视器，它以至少30场/秒的更新速率点点对应 地实监视器上的图时映射电脑像，通常具有多灰度的颜色显示能力，可达到多媒体的宣 传广告效果。异步方式是指LED屏具有存储及自动播放的能力，在PC机上编辑好的文字 及无灰度图片通过串口或其他网络接口传入LED屏，然后由LED屏脱机自动播放，一般 没有多灰度显示能力，主要用于显示文字信息，可以多屏联网。
[0003] LED全彩异步控制系统相比同步控制系统的优点是：解码和显示功能全部由异步 卡本地完成，可脱离PC和网络运行。一方面降低了整个LED显示屏的成本，另一方面很方 便实现多屏控制和管理。
【发明内容】
[0004] 本发明目的在于克服以上现有技术之不足，提供一种高带载能力LED显示屏异步 控制系统，具体有以下技术方案实现： 所述高带载能力LED显示屏异步控制系统，与上位机通信连接，包括 发送主卡模块：接收上位机送来的显示信息，构建发送主卡模块与接收卡模块的数据 通信通道，对显示信息进行处理、传输、存储以及显示； 接收卡模块，包括若干接收卡，每个接收卡分别连接一个LED模组，接收卡模块一方面 用于驱动与对应接收卡通信连接的LED模组；另一方面用于将非本接收卡的数据通过网络 接口转发给下一张接收卡。
[0005] 所述高带载能力LED显示屏异步控制系统的进一步设计在于，所述发送主卡模块 包括发送主卡FPGA芯片、嵌入式模块、DDR存储器以及SPI Flash存储器，所述发送主卡 FPGA芯片与嵌入式模块通过LVDS接口以及I2C接口实现通信连接，所述DDR存储器、SPI Flash存储器分别与发送主卡FPGA芯片通信连接。
[0006] 所述高带载能力LED显示屏异步控制系统的进一步设计在于，所述嵌入式模块包 括 网络通信单元，接收上位机的配置信息和多媒体数据； 播放控制单元，将网络通信模块接收到的配置信息保存起来，将多媒体数据通过硬件 解码单元，实时流畅解码并输出流媒体数据； 输出接口单元，将所述配置信息通过I2C 口发送到主卡的存储设备，另一方面将解码 后的多媒体数据通过LVDS发送到发送主卡FPGA芯片。
[0007] 所述高带载能力LED显示屏异步控制系统的进一步设计在于，所述发送主卡FPGA 芯片 首先，通过LVDS高速接口接收嵌入式模块发出的流媒体数据，通过I2C接口接收嵌入 式模块发出的配置信息； 接着，根据所述配置信息对流媒体数据进行实时分割，再将分割后的数据发送给对应 的接收卡； 同时，存储非实时显示数据和配置数据；对LED屏工作方式进行配置，包括灰度级、扫 描方式、亮度以及LED电源。
[0008] 所述高带载能力LED显示屏异步控制系统的进一步设计在于，所述数据分割按 照用户设定的配置信息对RGB信号进行划分和编号，所述配置信息存储于可读写的SPI flash或由用户通过网络发送给嵌入式模块再通过I2C接口给发送主卡FPGA芯片，可实时 修改。
[0009] 所述高带载能力LED显示屏异步控制系统的进一步设计在于，所述嵌入式模块采 用的是freescale IMX6处理器，Cortex_A9核心。
[0010] 所述高带载能力LED显示屏异步控制系统的进一步设计在于，所述接收卡包括接 收卡FPGA芯片、两片以太网接口芯片、LPDDR存储器以及SPI Flash存储器，所述两片以太 网接口芯片、LPDDR存储器以及SPI Flash存储器分别与接收卡FPGA芯片通信连接。
[0011] 所述高带载能力LED显示屏异步控制系统的进一步设计在于，所述接收卡FPGA芯 片 通过以太网接口芯片接收发送主卡FPGA芯片分割好的流媒体数据以及配置信息进行 再次的实时分割和组合，并发送给与配置信息设定的下一张接收卡； 同时，存储非实时显示数据和配置数据；对LED屏工作方式进行配置，包括灰度级、扫 描方式、亮度以及LED电源。
[0012] 所述高带载能力LED显示屏异步控制系统的进一步设计在于，所述发送主卡FPGA 芯片、接收卡FPGA芯片选用Xilinx公司的XC6SLX16FTG256 Spartan-6 FPGA芯片。
[0013] 本发明的优点如下： 本发明提供的LED显示屏异步控制系统采用的是freescale IMX6处理器，Cortex-A9 核心，主频为1GHz，带2D/3D/VG加速器，支持1080P的h. 264视频硬件编解码。灰度级数可 设置，最高支持24位16777216级灰度支持。最主要的优点是1张发送主卡最多可带40 张接收卡，组成的异步控制系统最高可带2048*1130全彩像素点。
【附图说明】
[0014] 图1是尚带载能力LED显不屏异步控制系统应用不意图。
[0015] 图2是发送主卡硬件框图。
[0016] 图3是发送主卡FPGA设计功能框图。
[0017] 图4是接收卡硬件框图。
[0018] 图5是接收卡FPGA设计功能框图。
【具体实施方式】
[0019] 下面结合附图对本发明方案进行详细说明。
[0020] 本实施例提供的高带载能力LED显示屏异步控制系统，与上位机通信连接，主要 由发送主卡模块与接收卡模块组成，参见图1。
[0021] 如图2所示，发送主卡模块：接收上位机送来的显示信息，构建发送主卡模块与接 收卡模块的数据通信通道，对显示信息进行处理、传输、存储以及显示。接收卡模块，包括若 干接收卡，每个接收卡分别连接一个LED模组，接收卡模块一方面用于驱动与对应接收卡 通信连接的LED模组；另一方面用于将非本接收卡的数据通过网络接口转发给下一张接收 卡。
[0022] 发送主卡模块主要由发送主卡FPGA芯片、嵌入式模块、DDR存储器以及SPI Flash 存储器组成。发送主卡FPGA芯片与嵌入式模块通过LVDS接口以及I2C接口实现通信连接， DDR存储器、SPI Flash存储器分别与发送主卡FPGA芯片通信连接。
[0023] 嵌入式模块主要由网络通信单元、播放控制单元以及输出接口单元组成。网络通 信单元，接收上位机的配置信息和多媒体数据。播放控制单元，将网络通信模块接收到的配 置信息保存起来，将多媒体数据通过硬件解码单元，实时流畅解码并输出流媒体数据。输出 接口单元，将配置信息通过I2C 口发送到主卡的存储设备，另一方面将解码后的多媒体数 据通过LVDS发送到发送主卡FPGA芯片。
[0024] 如图3所示，发送主卡FPGA芯片首先，通过LVDS高速接口接收嵌入式模块发出的 流媒体数据，通过12C接口接收嵌入式模块发出的配置信息。接着，根据配置信息对流媒体 数据进行实时分割