同恒流电流的输出。上述开关受电流控制位模块生成的开关 信号的控制。因而，本发明可通过电流控制位模块产生不同的开关信号，实现对恒流输出模 块输出电流的调节。
[0019] 如图3中的基准电流源模块通过op和负反馈环路作用产生基准电流为：
假设电流调节模块中QO与Ql所构成电流镜的镜像比例为1::户:。op和第一 功率管构成的负反馈环路使得第一功率管漏端电压为= F_:。为了降低IC功耗，通常 将第一和第二功率管设计在线性区工作，所以流过第一功率管电流为：
其中p为功率管的迀移率，%::为 栅氧厚度，为单位功率管的宽长比，^丨为第一功率管所包含单位功率管的个数， __^为第一功率管栅源电压，为第一功率管的阈值电压。
[0020] 缓冲器为op的输出端和负向端短接作为输出端、正相端做输入端构成，输入和输 出电压相等，达到增强驱动能力以便驱动恒流输出模块的功率管，同时隔离反馈噪声，提高 基准电流精度。因此，缓冲器输出电压为
[0021] 图4为恒流输出模块电路图，该模块包含m个恒流输出通道CHl~CHm，每个输出 通道结构完全相同，每个输出通道包含由η组功率管MSI、MS2…MSn以及开关si、s2…sn 和开关sbl、sb2··· sbn构成的第二功率管、第二NMOS管丽1、第四OP。η组功率管的单位 功率管尺寸与第一功率管的单位功率管尺寸相同，所包含的单位功率管个数可以不同。η 组功率管MSI、MS2-MSn的栅分别通过η个开关si、s2…sn连接到缓冲器输出，同时通过 另外η个开关sbl、sb2··· sbn连接到地，si、s2…sn与sbl、sb2··· sbn由两组逻辑相反的 开关信号控制其开启或关断。若某几组功率管的栅端到缓冲器的开关开启，则其接地开 关必定断开，开启该组功率管；反之，若某几组功率管栅端到缓冲器的开关断开，则其接地 开关必定开启将其栅拉到地，关闭该组功率管。假设sl~sn与sbl~sbn均为1有效、0关 断，假设功率管MSI、MS2··· MSn所包含的单位功率管数目分别为Np NyNn，那么流过第 二功率管的电流为：
。由第四op和第二NMOS构成的负反馈环路使得
，又由于 Vtis2为缓冲器输出电压，所以
所以恒流输出级输出电流又可表示为：
[0022] 将第一功率管电流公式带入上式可得：
上式中，
为第一功率管和第二功率管所构成电流镜的镜 像比例因子，通过选择不同的开关开启可以调节该电流镜比例，从而实现调节输出电流的 目的。令
，则恒流输出级输出电流可简化为：
其中，表示电流镜镜像比例。
[0023] 上述N。、Np队…义所包含的单位功率管数目可根据实际需求进行设置，功率管分 组数目η也需根据具体应用设定。例如，将PNP管QO与Ql所构成电流镜的镜像比例设置 为1: 1，即q=l ;将第二功率管分为4组MSI、MS2、MS3、MS4,所包含单位功率管数目分别为 1:2:4:8 ;将第一功率管所包含单位功率管数目设置为1。那么，此时恒流输出模块输出电 流为：
[0024] 根据开关控制信号的不同状态，%电流调节范围为0到
调节步长为
[0025] 图5为电流控制位模块电路，输入信号单元接收输入信号，将输入信号进行处理 生成串行数据、时钟信号和使能信号，串行数据在时钟作用下通过移位寄存器转换为并行 数据，该并行数据在时钟和使能信号作用下写入寄存器并保存，写入寄存器的数据构成电 流控制位用来控制恒流输出模块中开关的开启和关断，从而实现对输出电流的灵活调节。
[0026] 综上所述，本发明通过基准电流源生成基准电流，电流调节电路和恒流输出电路 将基准电流放大至输出端口并恒流输出。将恒流输出模块中功率管进行分组，每组均由电 流控制位控制其接入或断开，可调节第一功率管和第二功率管组成的电流镜的镜像比例， 从而实现输出电流调节的目的。电流控制位可通过输入端口写入，所以可以灵活调节恒流 输出值，从而解决了传统LED恒流驱动电路不易调节输出电流的目的。
[0027] 以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例 对本发明进行了详细的说明，本领域的普通技术人员应当理解；其依然可以对前述各实施 例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者 替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
【主权项】
1. 一种数字方式可调恒流驱动电路，其特征在于：包括基准电流源模块、恒流调节模 块、缓冲器、恒流输出级模块、电流控制位模块、第一基准电压、第二基准电压和外挂电阻； 基准电流源模块连接第一基准电压、恒流调节模块和外挂电阻，恒流调节模块连接缓冲器 和第二基准电压，缓冲器连接恒流输出级模块、恒流输出级模块连接电流控制位模块。2. 根据权利要求1所述的一种数字方式可调恒流驱动电路，其特征在于，所述基准电 流源模块进一步包括第一 0P、第一NMOS管；第一 0P正向端连接第一参考电压，第一 0P负向 端连接第一NMOS的源端，第一 0P负向端串接外挂电阻到地；第一 0P输出端连接第一NMOS 栅端；第一NMOS源端连接恒流调节模块。3. 根据权利要求1所述的一种数字方式可调恒流驱动电路，其特征在于，所述恒流调 节模块进一步包括两个PNP或两个PMOS组成的电流镜、第二0P、第三0P、第一功率管、第一 PMOS管；第二0P正向端连接第一PNP的集电极和基极，第二0P正向端连接第二PNP的基 极和第一NMOS的漏端；第二0P负向端连接第二PNP集电极和第一PMOS管的源端；第二0P 输出端连接第一PMOS栅端；第一PNP的发射级连接电源，第二PNP的发射极连接电源；第三 0P负向端连接第二参考电压；第三0P正向端连接第一功率管的漏端和第一PMOS管的漏端 和恒流输出级模块；第三0P输出端连接第一功率管的栅端和缓冲器；第一功率管源端连接 地。4. 根据权利要求3所述的一种数字方式可调恒流驱动电路，其特征在于，所述第一功 率管也包括若干个单位功率管。5. 根据权利要求1所述的一种数字方式可调恒流驱动电路，其特征在于，所述恒流输 出级模块进一步包括若干个相同的恒流输出通道。6. 根据权利要求5所述的一种数字方式可调恒流驱动电路，其特征在于，所述恒流输 出通道进一步包括由η组功率管和2n个开关构成的第二功率管、第四0P和第二NMOS管；η 组功率管的栅端分别连接η组独立的开关到缓冲器，同时η组功率管的栅端分别连接另外 η组独立的开关到地，所有开关控制信号均连接到电流控制位模块；η组功率管中源端均接 地，η组功率管的漏端相互连接且连接第四0Ρ负向端和第二NMOS管的源端；第四0Ρ正向 端连接恒流调节模块，第四0P输出端连接第二NMOS栅端；第二NMOS漏端连接恒流输出端 □〇7. 根据权利要求5或6所述的一种数字方式可调恒流驱动电路，其特征在于，所述恒流 输出通道中的η组连接到缓冲器的开关控制信号和η组连接到地的开关控制信号为两组逻 辑相反的信号。8. 根据权利要求4所述的一种数字方式可调恒流驱动电路，其特征在于，所述的恒流 输出通道中的η组功率管分别包含数目相等或不等的单位功率管。9. 根据权利要求3或6所述的一种数字方式可调恒流驱动电路，其特征在于，所述的恒 流输出通道中单位功率管和恒流调节模块中的单位功率管尺寸相同。10. 根据权利要求1所述的一种数字方式可调恒流驱动电路，其特征在于，所述电流控 制位模块进一步包括输入信号生成模块、移位寄存器模块和寄存器模块；输入信号生成模 块连接移位寄存器模块和寄存器模块；移位寄存器模块连接寄存器模块；寄存器模块连接 恒流输出模块。
【专利摘要】本发明涉及一种数字方式可调恒流驱动电路，包括基准电流源模块、恒流调节模块、缓冲器、恒流输出级模块、电流控制位模块、第一基准电压、第二基准电压和外挂电阻；基准电流源模块连接第一基准电压、恒流调节模块和外挂电阻，恒流调节模块连接缓冲器和第二基准电压，缓冲器连接恒流输出级模块、恒流输出级模块连接电流控制位模块，其中，恒流输出级模块包含若干个相同的恒流输出通道。本发明将每个恒流输出通道中的第二功率管分成若干组，每组通过电流控制位控制其接入或断开，通过外部写入电流控制位改变功率管接入的数目，达到调节第一功率管和第二功率管所构成的电流镜的镜像比例，从而达到调节恒流输出值的目的。
【IPC分类】G09G3/32
【公开号】CN105261327
【申请号】CN201510662779
【发明人】俞德军, 田志辉
【申请人】俞德军, 田志辉
【公开日】2016年1月20日
【申请日】2015年10月8日