031 ] LVDS视频信号解码单元2包括LVDS视频同步缓冲模块2_1、四LINK的LVDS视频信号线序控制模块2-2、LVDS视频同步信号解码模块2-3和四LINK的LVDS视频数据解码模块2-4 ;LVDS视频同步缓冲模块2-1的输入端与所述LVDS数据信号解调模块1_4连接，输出端与四LINK的LVDS视频信号线序控制模块2-2连接；四LINK的LVDS视频数据解码模块2-4分别与所述LVDS视频同步信号解码模块2-3和四LINK的LVDS视频信号线序控制模块2-2连接。
[0032]RGB视频信号转换单元3包括:RGB视频信号自适应控制模块3_1、RGB视频时钟自适应配置模块3-2、RGB视频时钟产生模块3-3、RGB视频时钟输出调整模块3_4、四链路模式RGB视频转换模块3-4、左右分屏模式RGB视频转换模块3_5、奇偶分屏模式RGB视频转换模块3-6、RGB视频信号输出模块3-7 ;RGB视频信号自适应控制模块3_1分别与LVDS视频数据解码模块2-4和LVDS视频同步信号解码模块2-3连接；RGB视频时钟自适应配置模块3-2、四链路模式RGB视频转换模块3-4、左右分屏模式RGB视频转换模块3_5、奇偶分屏模式RGB视频转换模块3-6分别与所述RGB视频信号自适应控制模块3_1连接；所述RGB视频信号输出模块3-7的输入端分别与所述四链路模式RGB视频转换模块3-4、、左右分屏模式RGB视频转换模块3-5、奇偶分屏模式RGB视频转换模块3_6连接，RGB视频信号输出模块3-7的输出端分别与左路V-BY-ONE视频信号转换模块4-2的输入端和右路V-BY-ONE视频信号转换模块4-3连接；所述RGB视频时钟产生模块分3-3别与所述RGB视频时钟自适应配置模块3-2和RGB视频时钟输出调整模块3-4连接；所述RGB视频时钟输出调整模块3-4还与所述RGB视频信号输出模块3-7连接。
[0033]上述本实用新型LVDS视频信号转换为适用于16Lane V_BY_0NE视频信号的系统的工作过程如图4所示，包括以下具体步骤:
[0034]S100,LVDS视频信号接收单元I接收LVDS视频信号，对接收的LVDS视频信号解调产生LVDS并行解调数据和LVDS像素时钟。本实施例LVDS视频信号接收单元I包括:LVDS视频信号接口 1-ULVDS视频信号接收端接模块1-2、LVDS时钟信号解调模块1_3、LVDS数据信号解调模块1-4和LVDS解调动态校准模块1-5，其中，LVDS视频信号接收端接模块1_2与LVDS视频信号接口 1-1连接，LVDS时钟信号解调模块1_3和LVDS数据信号解调模块1_4分别与LVDS视频信号接收端接模块1-2连接，LVDS解调动态校准模块1_5分别与LVDS时钟信号解调模块1-3和LVDS数据信号解调模块1-4连接。对每个模块的详细说明如下:
[0035]LVDS视频信号接口 1-1接收LVDS视频信号，LVDS视频信号包括四LINK、四LINK、四LINK的LVDS视频信号，四LINK的LVDS视频信号即LINKl传输所有视频像素；四LINK的LVDS视频信号包括LINKl、LINK2 二个链路，分别传输奇偶视频像素；四LINK的LVDS视频信号包括四个链路，按照视频像素顺序的在LINKl、LINK2、LINK3、LINK4依次传输。本实用新型V-BY-ONE视频信号包括16Lane 2分屏类型、16Lane不分屏类型的V-BY-ONE显示模组，当所要转换的V-BY-ONE视频信号输出给16Lane 2分屏类型、16Lane不分屏类型的V-BY-ONE液晶显示模组时，LVDS视频信号仅以四LINK方式传输。每个链路的LVDS视频信号包括LVDS接收时钟和LVDS数据，LVDS数据由LVDS数据总线传输，LVDS数据总线包括若干根根信号线，每根信号线传送串行编码信号。LVDS视频信号接口 1-1通过连接LVDS传输线接口来输入LVDS视频信号，接口包括两种输入连接件:工业标准牛角座连接件和小型高密度商业连接件，以确保本实用新型在工业环境和商业环境均能适用，当某一个连接件有LVDS信号输入时，接口能自动从该连接件输出，当两个连接件都有信号输入时，接口默认从小型高密度商业连接件输出。
[0036]LVDS视频信号接收端接模块1-2对LVDS视频信号接口 1_1接收的LVDS视频信号进行端接操作，然后分别将LVDS接收时钟和LVDS数据传送给LVDS时钟信号解调模块1_3和LVDS信号解调模块1-4。端接操作包括:LVDS端接电阻匹配、LVDS信号电平匹配、LVDS信号均衡与去加重、信号缓冲与重建，补偿因长距离传输所导致信号畸变、衰减，减小传输干扰，确保所接收的LVDS信号质量。端接的过程包括:在接收LVDS信号前进行ESD (ElectroStatic Discharge静电放电)防护处理以消除瞬间的强放电冲击干扰，再进行共模噪声滤波处理以抑制传输线噪声、提高抗电磁干扰能力。当接收信号时进行端接阻抗匹配处理以消除信号传输引起的畸变，也进一步消除信号的附加干扰，同时对信号进行均衡和去加重处理，以消除因传输损耗所导致的信号衰减。之后再对信号缓冲放大，并经过基准电平的判决来重建出高质量的LVDS视频信号。
[0037]LVDS时钟信号解调模块1-3对接收的每个LINK的LVDS接收时钟进行解调，产生解调时钟和解调使能信号；解调过程包括:将LVDS接收时钟经高速1缓冲输入到PLL (Phase Locked Loop锁相环路)将其倍频到LVDS数据信号频率，并进行高速时钟转换处理，产生与LVDS数据同频率的LVDS解调时钟，与LVDS接收时钟同频的LVDS像素时钟和LVDS解调选通信号，并输出到高速时钟网络中，使它们具有很低的延迟和抖动、很强的驱动能力，确保能稳定可靠的对LVDS数据进行解调。在用PLL对LVDS接收时钟进行倍频操作时，来自LVDS解调动态校准模块1-5的时钟去抖动校准信号同时也送入PLL以对该操作过程进行反抖动控制，使其产生不受输入抖动影响、稳定的倍频信号，确保解调操作能不受干扰不出差错。
[0038]LVDS数据信号解调模块1-4通过每个LINK的解调时钟和解调使能信号对本LINK的LVDS数据解调成并行数据，LVDS接收时钟同时被解调为LVDS像素时钟。其过程包括:对LVDS串行数据总线中的每一位数据分别独立的解调。将每一位LVDS数据信号先缓冲到低延迟、低抖动的高速信号网络中，再将其延迟半个数据比特位周期，使得LVDS解调时钟在每个LVDS数据比特的中心能正确的采样到该数据值，并根据解调选通信号将其周期性的截断成串化数据，再用LVDS视频源像素时钟做串转并处理得到这一位LVDS信号的并行解调数据，通过触发器缓冲输出以确保信号稳定、可靠。每一位LVDS信号线均同步并行的解调，使得各信号线不管数据如何均不会相互干扰导致解调错误。
[0039]在用LVDS解调时钟采样LVDS数据的比特值时，来自LVDS解调动态校准模块1_5的数据去抖动校准信号同时也对该操作过程进行反抖动控制，使其产生不受输入抖动影响、稳定可靠的解调数据。
[0040]在数据输入的相位延迟过程始终受到LVDS解调动态校准模块1-5的LVDS数据流相位校准信号控制，当解调时钟和LVDS数据间的相位有偏差时，相位校准信号在数据延迟半个周期基础上做出其和相位偏差相反的延迟调整，使得数据中心始终和解调时钟的采样沿保持对齐，确保正确采样到数据。
[0041]在解调选通信号进行截断串行数据的同时，也受到LVDS解调动态校准模块1-5的解调字节对齐的比特位移动校准信号控制，使之将分割的并行数据的起始位移动到下一个串行比特位上。
[0042]LVDS解调动态校准模块1-5分别对LVDS接收时钟和LVDS数据的串化信号在解调过程中分别实时地进行动态校准。
[0043]S200、LVDS视频信号解码单元2根据LVDS视频解码控制信号，对LVDS并行解调数据进行视频解码，产生LVDS视频源数据和LVDS视频源同步信号。本实施例LVDS视频信号解码单元2包括:LVDS视频同步缓冲模块2-ULVDS视频信号排序模块2_2、LVDS视频同步信号解码模块2-3和LVDS视频数据解码模块2-4，对每个模块的详细说明如下:
[0044]LVDS视频同步缓冲模块2-1将LINKl的LVDS像素时钟通过全局时钟路径转换成LVDS视频源像素时钟，同时用所输入的各LINK的LVDS像素时钟将各自的LVDS并行解调数据分别写到DC-FIFO (First Input First Output，先入先出队列)中缓存后，用LVDS视频源像素时钟逐一读取，使之成为同步数据，避免在传输中信号间延迟不一致所导致读取错误。缓存深度尽可能大，以使所有LINK都有足够多的数据被缓存来抵消它们之间最大延迟。
[0045]LVDS视频同步信号解码模块2-3根据从视频转换配置单元5接收的LVDS视频解码控制信号对同步读取的每个LINK的LVDS并行解调数据进行解码，解码出LVDS视频源同步信号；根据LVDS视频解码控制信号中的VESA和JEIDA传输编码标准对排序后的LINKl用LVDS视频源像素时钟以时序逻辑操作方式进行解码恢