中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本实用新型保护的范围。
[0041]本实用新型中的G0A驱动电路包括多级驱动单元，其中，每一级驱动单元都接收显示扫描信号或触控感应扫描信号、低电平信号VGL、高电平信号VGH、上一级的输出信号Gn-
1、下一级的输出信号Gn+1、第一时钟信号CK以及第二时钟信号XCK。其中，第一级驱动单元接收的上一级的输出信号为预设的初始信号。
[0042]由于每一级的G0A驱动单元的结构都相同，因此以下将以其中第η级G0A驱动单元为例进行介绍。
[0043]参图1所示，为本实用新型第一实施例G0A驱动电路中第η级G0A驱动单元10的电路示意图，该G0A驱动单元包括输入模块11、输出模块12、下拉模块13及下拉维持模块14。
[0044]其中，输入模块11用于接收显不扫描信号Vf和Vr、上一级的输出信号Gn-Ι和下一级的输出信号Gn+Ι，并根据接收到的信号输出第一控制信号K1。第一控制信号K1输出到第一节点Qn，第一节点Qn为用于控制驱动信号输出的点。
[0045]输出模块12用于接收所述第一控制信号K1和第一时钟信号CK，并根据所述第一控制信号K1和所述第一时钟信号CK输出第一输出控制信号01。
[0046]下拉模块13用于接收所述第一控制信号K1、第二时钟信号XCK和低电平信号VGL，并根据所述第一控制信号K1、第二时钟信号XCK和低电平信号VGL输出下拉信号L1，其中，其中，下拉信号L1输出到第二节点Pn，第二节点Pn为用于控制在电路非作用期间保持电路稳定输出的点。第二时钟信号XCK和第一时钟信号CK反向。
[0047]下拉维持模块14用于接收下拉信号L1、高电平信号VGH和第一时钟信号CK，并根据下拉信号L1、高电平信号VGH和第一时钟信号CK输出第二输出控制信号02，其中第一输出控制信号01和第二输出控制信号02共同作用来获得输出信号Gn。
[0048]可选的，输入模块11包括第一开关管T1和第二开关管T2。其中，第一开关管T1的控制端接收上一级的输出信号Gn-Ι，第一开开关管T1的输入端接收第一扫描信号Vf，第二开关管T2的控制端接收下一级的输出信号Gn+Ι，第二开关管T2的输入端接收第二扫描信号Vr，第一开关管T1和第二开关管T2的输出端共同输出第一控制信号K1。具体的，第一开关管T1和第二开关管T2的输出端连接在第一节点Qn，以向第一节点Qn输出第一控制信号K1。
[0049]输出模块12包括第三开关管T3和第一电容C1。其中，第三开关管T3的控制端连接第一开关管T1和第二开关管T2的输出端，以接收第一控制信号K1，具体的，第三开关管T3的控制端连接第一节点Qn，以通过第一节点Qn接收第一开关管和第二开关管T2输出的第一控制信号K1。第三开关管T3的输入端接收第一时钟信号CK，第三开关管T3的输出端输出第一输出控制信号01。第一电容C1为负责电位抬升的Boast电容，其两端分别连接第三开关管T3的控制端和输出端，也就是说，第一电容C1的一端和第三开关管T3的控制端均连接第一节点Qn。
[0050]本实施例中，下拉信号L1包括第一下拉信号L11和第二下拉信号L12，下拉模块13包括第四开关管T4和第五开关管T5。其中，第四开关管T4的控制端连接第一开关管T1和第二开关管T2的输出端，以接收第一控制信号K1，具体的，第四开关管T4的控制端和第一开关管T1、第二开关管T2的输出端均连接第一节点Qn，第四开关管T4的输入端接收第二时钟信号XCK，第四开关管T4的输出端输出第一下拉信号L11，具体的，第四开关管T4的输出端连接到第二节点Pn，以向第二节点Pn输出第一下拉信号L11。第五开关管T5的控制端接收第二时钟信号XCK，第五开关管T5的输入端接收低电平信号VGL，第五开关管T5的输出端输出第二下拉信号L12，具体的，第五开关管T5的输出端连接到第二节点Pn，以向第二节点Pn输出第二下拉信号L12。
[0051]下拉维持模块14包括第六开关管T6、第七开关管T7、第八开关管T8和第二电容C2。其中，第六开关管T6的控制端接收第一时钟信号CK，第六开关管T6的输入端连接第七开关管T7的输出端，第六开关管T6的输出端连接到第一节点Qn，以通过第一节点Qn连接第三开关管T3的控制端。第七开关管T7的控制端通过第二节点Pn分别连接第四开关管T4和第五开关管T5的输出端，以接收下拉信号L1，第七开关管T7的输入端接收高电平信号VGH，第七开关管T7的输出端连接第六开关管T6的输入端。第八开关管T8的控制端通过第二节点Pn分别连接第四开关管T4和第五开关管T5的输出端，以接收下拉信号L1，第八开关管T8的输入端接收高电平信号VGH，第八开关管T8的输出端输出第二输出控制信号02。第二电容C2—端与第七开关管T7和第八开关管T8的控制端连接，另一端接收高电平信号VGH。
[0052]本实施例中，第一开关管T1至第八开关管T8均为P型开关管，其控制端为P型开关管的栅极，输入端为P型开关管的源极，输出端为P型开关管的漏极。
[0053]参图2所示为本实施例中正反向扫描时G0A驱动电路的时序图，正向扫描时第一扫描信号Vf和第二扫描信号Vr分别为低电平扫描信号和高电平扫描信号，而方向扫描时第一扫描信号Vf和第二扫描信号Vr分别为高电平扫描信号和低电平扫描信号，以正向扫描为例，具体包括下述四个阶段:
[0054]第一阶段:第一开关管T1打开，第一扫描信号Vf拉低第一节点Qn点到低电位，第二开关管T2和第三开关管T3打开，Pn点为低电位，第一时钟信号CK此时为高电位，第四开关管T4关闭，第五开关管T5、第六开关管T6和第七开关管T7打开。
[0055]第二阶段:第一时钟信号CK为低电位，Gn输出低电位，一方面可以驱动TFT(ThinFilm Transistor，是薄膜晶体管)基板的显示区(AA区)的像素单元，另一方面可以作为级传讯号传递到下一级驱动单元中。
[0056]此外，第三开关管T3打开，第二节点Pn点通过第二时钟信号XCK变为高电位，第五开关管T5和第七开关管T7关闭，第一节点Qn点通过电容耦合到更高电位，保证Gn正常输出。
[0057]第三阶段:下一级的输出信号Gn+Ι为低电位，第九开关管T9打开，第一节点Qn拉至高电位，第二时钟信号XCK为低电位，第二节点Pn点被拉低为低电位，第五开关管T5和第六开关管T6打开。
[0058]第四阶段:第一时钟信号CK为低电位，第四开关管T4打开，第一节点Qn点再次被拉至高电位，在一帧其后的过程中第一节点Qn点和第二节点Pn点一直保持在高电位和低电位。
[0059]反向扫描的工作过程如上，只不过空间上的Gn+Ι级变为时序的Gn-Ι，第一扫描信号Vf和第二扫描信号Vr此时变为高电平扫描信号和低电平扫描信号，对反向扫描的四个阶段不再进行赘述。
[0060]本实施例中引入一直流受控源与开关器件，通过直流讯号对Qn点进行充放电，不仅保证Q点达到更合理的电位，提高级传能力，而且能够实现正反向扫描。
[0061]参图3所示是本实用新型第二实施例提供的另一种G0A驱动电路的结构示意图。本实施例的G0A驱动电路与第一实施例中G0A驱动电路不同之处在于:本实施例的G0A驱动电路还进一步包括第九开关管T9，第九开关管T9的控制端接收低电平信号VGL，第九开关管T9的输入端连接第二开关管T2的输出端，第九开关管T9的输出端连接第三开关管T3的控制端。第九开关管T9