专利名称：复杂图案的相移掩膜的制作方法
技术领域：
本发明涉及用光刻掩膜制造物体的小尺寸器件，例如集成电路的方法。特别是，本发明涉及用于集成电路和类似物的复杂布置的相移掩膜的应用。
背景技术：
如专利号为No.5,858,580的美国专利所述，相移掩膜已经应用到集成电路中来制造小尺寸的器件。通常这些器件局限于具有小的、关键尺寸的选定的设计元件。虽然在集成电路中小尺寸器件的制造已经使速度和性能提高，但在这种装置的制造中还是需要更广泛地应用相移掩膜。然而，相移掩膜向更为复杂的设计的扩展导致掩膜设计问题的复杂度的大大增加。例如，在密集的设计图上布置相移区域时，会发生相位冲突。相位冲突的一种形式是在布局中的位置，在该位置，具有相同相位的两个相移区布置在器件附近，以通过掩膜曝光，例如通过将用来在曝光图案中完成相邻线的相移区重叠而曝光。如果相邻区具有相同的相位，那么就不会产生制造所需效果必须的光干涉。这样，就必须防止相位冲突中相移区的粗心设计。
因为在未曝光区或线间的、可能具有小尺寸的隔离曝光空间的缘故，另一问题，也就是依赖小尺寸器件的复杂设计的布置问题也会产生。
因为这些和其它的复杂性，复杂设计的相移掩膜技术的实现需要改进相移掩膜的设计方法，还需要新的相移布置技术。
发明内容
除了已选定关键尺寸的器件如晶体管门(在过去局限于这种结构)，本发明为用于在集成电路的多个层中复杂电路设计的掩膜的实现，提供了用于扩展相移技术使用的技术。本发明提供了一种方法，包括辨识能应用相移的器件；为这种些器件的实现自动地绘出相移区；解决根据给定设计规则可能发生的相位冲突；在相移区中应用辅助解决(sub-resolution)辅助器件。本发明特别适合于为与二元掩膜复结合使用而设计的不透明区相移掩膜，该二元掩膜限定了内连结构和其它类型的未用相移限定的结构，这些结构是完成层的布置所必需的。
本发明的不同方面包括限定用于与利用这些掩膜制造的集成电路的所述层中的复杂布置对应的掩膜布置的计算机完成方法；制造具有这些掩膜布置的掩膜的方法；制造具有利用这种新颖的掩膜完成的改进小尺寸器件的集成电路、和制造具有该改进小尺寸器件的改进集成电路的方法。
本发明包括制造光刻掩膜的方法和这种光刻掩膜的布置文件，该布置文件包括在尺寸小于特定器件大小的欲曝光图案中辨识器件，以及利用布置规则为已辨识器件布置相移区，以产生具有相移区的相移掩膜。根据本发明的特殊器件尺寸不必是要完成的最小器件的关键尺寸。确切地说，在整个复杂图案的布置中，任何适合用相移来完成的器件根据本发明都可被辨识。
在一个实施例中，辨识适合用相移来完成的器件的工艺包括读取布置文件，该布置文件辨识了欲曝光的复杂图案的器件。
在一个优选实施例中，相移掩膜包括不透明区，相移区包括在不透明区中具有第一相位的多个透明区和在不透明区内具有相对于第一相位异相180度的第二相位的多个补充透明区。不透明区使由相移区形成的不曝光线不与其它结构连接。布置补充掩膜，该补充掩膜与不透明区相移掩膜结合使用，从而在由不透明区屏蔽的区域形成内连结构，于是用相移掩膜形成的器件与较大尺寸的器件集成在一起。在一个实施例中，补充掩膜是二元掩膜，没有相移器件。
作为布置规则的结果，相移掩膜中的区域会导致相位冲突。这样，本发明还包括对相移掩膜中的一个或多个相移区域进行调整，来校正相位冲突。在一个优选实施例中，所述调整包括将具有第一相位的相移区划分为在具有第二相位的第二相移区中具有第一相位的第一相移区。将不透明器件加到第一和第二相移区之间的相移掩膜中。补充掩膜包括利用在相移掩膜中的第一和第二相移区防止欲曝光器件曝光的相应不透明器件，还包括在不透明器件之上的切口，隔离第一和第二相移区来曝光任何由所述第一和第二相移区之间相差产生的器件。在一个实施例中，将经调整产生的独特结构布置在第一实例中来防止布置中的相位冲突，而不可以认为“调整”是来校正布置中的相位冲突。
例如，相位冲突会在包括奇数个线段的交叉区的图案的完成中出现。该奇数个线段在交叉处限定多个角。这种情况下，邻近在角的两侧的所述线段布置相移区，于是它们具有相同的相位，并且优选地，连续地绕着在全部的多个角中(一个除外)的角。在这个例外的角中，具有第一相位的第一相移区邻近在角的一侧上的线段布置，具有第二相位的第二相移区邻近在角的另一侧上的线段布置。在这个角中，不透明器件加在第一和第二相移区之间。补充掩膜包括相应不透明器件，防止交叉线段的曝光，相移掩膜使该交叉线段不曝光，还包括在不透明器件之上的切口，隔离第一和第二相移区，来曝光由第一和第二相移区之间一个例外的角中的相差产生的任何器件。
在根据设计规则的不同实施例中，在限定奇数个线段的交叉区的结构中实现了具有切口特征的一个例外角的选择。在一个设计规则中，所述一个例外的角是限定最大角度小于180度的角。在另一个设计规则中，所述一个例外的角是在集成电路上距活动区(active region)距离最远的角。
在一个实施例中，要实现的图案包括曝光区和未曝光区。在尺寸小于特定器件尺寸的未曝光区之间的曝光区(即线间或其他结构间的空间)为了辅助器件而被辨识。用来辨识在未曝光区之间的曝光区的特定器件尺寸，可以与用来选择利用相移掩膜完成的未曝光区(即线)的器件尺寸相同，也可以不同。根据本发明的这个方面，所述工艺包括在相移掩膜中布置相移区，来辅助在曝光区之间的未曝光区的边缘的限定。
根据本发明的另一方面，所述工艺包括在相移掩膜中的特定相移区内加入辅助解决辅助器件。所述辅助解决器件包括在不同实施例之中在内部的器件，并且该器件不与所述特定相移区的周边接触。在另一实施例中，所述辅助解决器件导致具有第一相位的相移区划分为具有相同相位的第一和第二相移区。在该第一和第二相移区中的不透明器件用作辅助解决器件，来改善最后生成的曝光和未曝光区的形状。
所述辅助解决器件在被曝光的图像中不被印刷，但影响在薄片水平的密度分布，例如通过提高图像的对比度，从而提高工艺范围(processlatitude)，并且改变由在其中布置有辅助解决器件的相移区产生的印刷图像的尺寸，例如光学近似校正(OPC，optical proximity correction)。
根据本发明的另一方面，在不透明区中的相移区的布置包括模拟密度分布或其它要产生的曝光图案的指示，并且用例如更高密度来确定异常曝光图案中的区域的位置的步骤。然后将辅助解决器件加到覆盖曝光图案中的异常区域的布置中。
在相移区内辅助解决器件的使用，独一无二地用来形成紧密间隔形状的阵列，例如在动态随机存储器设计中使用的电容板的阵列。
提供了一种生产布置文件或光刻掩膜的完整工艺，包括用相移辨识要完成的器件，布置相移区以防止或最小化相位冲突，将辅助解决辅助器件用于相移区，以及产生布置文件。然后，布置补充掩膜来完成曝光图案的限定，于是那些用相移掩膜没有完成的器件与用相移掩膜的器件内连。
制造具有改进小尺寸结构的集成电路的方法，包括将光敏材料用于薄片，用如上所述实现的相移掩膜曝光光敏材料，利用如上所述实现的补充掩膜曝光光敏材料，以及使光敏材料显像。在制造集成电路的方法中，随后的工艺步骤包括根据生成的图案，除去光敏材料之下的材料，或根据由相移和补充掩膜的使用而产生的图案，在薄片之上添加材料。所生成的集成电路具有改进的、更一致的线宽和改进的、更一致的器件上的结构之间的间隔。在一些实施例中，所生成的集成电路具有用相移掩膜限定的交叉线。
因此本发明提供了产生掩膜布置文件以及基于这些布置文件产生光刻掩膜的方法，这些布置文件适于完成广阔地利用相移结构限定小尺寸器件的复杂设计。从而提供了新的制造技术和改进的集成电路。
参考随后的附图、详细描述和权利要求，会理解本发明的其它的方面和优点。
图1示出了二元掩膜，图2示出了根据现有相移掩膜技术的相移掩膜。
图3是根据现有技术用图1和2中的掩膜产生的曝光的密度分布图。
图4示出了二元掩膜，图5示出了相移掩膜，都是根据本发明用来实现与图1和2所实现的形状相同的形状。
图6是根据本发明用图4和5中的掩膜产生的曝光的密度分布图。
图7是二元掩膜，图8是用来实现根据本发明包括三个交叉线段的器件的相移掩膜。
图9是用图7和8中的掩膜产生的曝光的密度分布图。
图10是二元掩膜，图11是用来实现根据本发明包括五个交叉线段的器件的相移掩膜。
图12示出了用来实现双“T”结构的相移掩膜。
图13示出了根据本发明用来实现双“T”结构的可选相移掩膜。
图14示出了根据本发明用于复杂图案的相移掩膜的布置的一个示例。
图15A和15B示出了现有技术的相移掩膜的布置、模拟和的断面图，用来在集成电路之上实现电容板的密集矩阵。
图16A和16B示出了根据本发明的相移掩膜的布置、模拟和轮廓图，该相移掩膜用来实现在集成电路上的电容器板的密集阵列。
图17A示出了具有辅助解决辅助器件的相移掩膜，用来实现图17B所示的曝光图案。
图17B示出了由图17A的相移掩膜产生的曝光图案，以及由图17A中相移掩膜在没有辅助器件时产生的曝光图案。
图18是根据本发明产生布置文件和相移掩膜、以及制造集成电路的工艺流程图。
具体实施例方式
参考图1-19提供了本发明的详细说明。图1-3示出了根据现有技术与小尺寸器件的布置和制造相关的问题。图4-6示出了根据本发明改进图1-3所示的小尺寸器件的布置和制造的方法。图7-19示出了附加的器件和技术。
图1示出了与图2所示的不透明区相移掩膜复合使用的二元掩膜。图1的二元掩膜包括在透明区10中的不透明器件。所述不透明器件包括与所述器件对应的块区11，即在装置的活动区中的晶体管门，用图2的相移结构形成。窄线12、13和14从块区11延伸至各个旗形元件15、16、17。在该示例中的窄线12、13、14每个延伸穿过块区11，生成各自的延伸部分18、19、20。图2的相移掩膜在不透明区25内形成，在其中形成有0度相移区26、27和180度相移区28、29。相移区在0度区26和180度区28之间、180度区28和0度区27之间、0度区27和180度区29之间的变化上产生细线的印刷。这些细线与在图1的二元掩膜中的线12、13、14连接形成内连，同时在用二元掩膜曝光期间块区11防止细线的曝光。
图3示出了在布置的活动区内产生的细线30、31、32。长窄线12、13、14与带有旗形器件15，16，17的细线30、31、32内连。在图中，区域35和36没印刷，而是更高密度的区域，这些区域作为用模拟程序产生的彩色图像的黑白印刷制品而呈黑色。
与该技术相关的问题包括如长线12的隔离线的图像品质差以及窄间隔的图像品质差，例如旗形器件16和17之间的间隔。传统的光学近似校正技术可用于提高对这些图像的尺寸控制，但是这种根据现有技术的工艺不会改进工艺范围，使得该结构难于制造。
图4和5示出了根据本发明实现的二元掩膜和相移掩膜，除在活动区中的晶体管门，将相移技术扩展到更复杂的电路图案。图4的二元掩膜形成在透明区40之内。它包括块器件41和42。与图1相同的图案元件具有相同的附图标记，延伸件18、19、20和旗形器件15、16、17具有相同的附图标记。图5中所示的相应的相移掩膜包括不透明区50。在这个示例中，除了延伸18、19、20以外，相移区已沿所述线的整个长度延伸。另外，在区49中的相移用来在旗形区16和17之间的窄间隔内辅助二者的边缘的限定。这样，形成了0度相移区45和47，并形成了180度相移区46和48。相移区45、46和47延伸至旗形区16、17的较低的边缘51、52。
图6示出了应用图4和5的掩膜产生的模拟图像，在其中区54、55、56和57是如上所述的彩色模拟图像的黑白印刷的非印刷制品。用相移整体印刷与图1的线12、13、14对应的长线，于是产生了高质量的窄尺寸器件51、52和53。在旗形图案16、17的边缘之上和之间的相移辅助器件，对在区16，17之间的边缘58，59产生更好的限定。这样，图4-6示出了相移技术在除了装置的活动区以外的复杂电路图案的应用。
图7、8和9示出了利用相移掩膜用来布置复杂结构的技术，该复杂结构包括奇数个交叉线段。图7示出了在透明区60中的二元掩膜，包括对应于第一交叉线段的不透明器件61，对应于第二交叉线段的不透明器件62，和对应于第三交叉线段的不透明器件63。根据本技术形成的切口区64在下文中进一步描述。图8示出了在不透明区70中用于形成交叉线段、并用来与图7的补充掩膜复合的相移掩膜。相移掩膜包括180度相移区71，180度相移区72，0度相移区73和0度相移区74。正如所能看到的，180度相移区71邻近对应于区61和62的线段并围绕区61和62之间的角延伸。而且，0度相移区74邻近线段62和63延伸，并延伸穿过由在两条线段交叉处的180度角度形成的“角”。相移区72和73分别沿邻近角的一侧的线段63和该角另一侧61延伸，并且有相反的相位。不透明器件布置在两个相移区72和73之间的角中。图7的二元掩膜中切口器件64能使由相移区72和73间的角中的相变产生的制品曝光。
图9示出了用图8的相移掩膜和图7的二元掩膜印刷的模拟图像。器件81、82、83和84是模拟程序的非印刷制品。由带有切角的相移掩膜技术产生“T”形器件85。正如所能看到的，窄线形成有相对一致的厚度和直边。在对应于图7的切口器件64的角86中，器件85没有其它角中的器件尖锐。给切口64和相移件72、73应用一定的校正可改进印刷角的形状。
图10和11示出了应用到包括五个交叉线段的“切角(corner cutting)”技术。这样，图10示出了二元掩膜100，包括对应于第一线段的块结构101，对应于第二线段的块结构102，对应于第三线段的块结构103，对应于第四线段的块结构104，和对应于第五线段的块结构105。切角器件106形成在线段101和105之间。
图11示出了与图10的二元掩膜复合使用的相移掩膜。图11的相移掩膜形成在不透明区110内。180度相移区111、112和113按图11所示的可选模式布置。0度相移区114、115和116按限定五个交叉线段的互补模式布置。在相移区114和113之间形成不透明器件。可借助于相移区113和114之间的相变而产生的制品被图10的二元掩膜中的切口106曝光。另外，在相移区113和114之间的相移掩膜中的不透明器件的形状、切口106的形状可被优化，并且可用光学近似校正技术来修改，从而改善生成的图像。也可以优化切口106的形状。
提供了一种在复杂结构的内角上控制相位误配的结构和工艺。内角切口形成在二元掩膜上，以阻隔角中的相变制品，通过将所述制品分为相反相位的第一和第二相移区来调整相移区，在内角上重生其形状来调整和优化内角延伸的效果。当所述角的形状要求不严格时，可将其应用到所有内角来简单决定有延伸应用的角。可选地，角延伸可仅仅应用在具有奇数交叉段的结构的一个角上。可以通过如下方法选择角，例如，选择距装置上活动区距离最远的内角，或者最大角度小于180度的内角。
用于相位误配延伸的角的选择会影响0度和180度相移区的分配。因此希望用于内角延伸的角的选择先于对有相位分配的布置的“上色(coloring)”。第一种避免角冲突的方法就是简单地选择不会造成冲突的相移区。当然不总可能这样。其次，可将冲突留在芯片上设计规则允许由相位误配产生制品的区域。在一个示例工艺中，角延伸应用在所有内角上，然后给布置上色到已分配相位，然后以优化的形状重建角。可选地，当所有的角都设置相位误配延伸时，可采用简单的相位分配。
图12和13示出了在所谓双“T”形结构的布置中遇到的问题。在图12中，示出了在不透明区120中的相移掩膜，形成具有与水平线段123交叉的垂直线段121和122的双“T”形结构。垂直线段121和122彼此紧靠，于是在其间形成了单个相移区123。在这种情况下，相移区123为0度相移区。在线段123之下的相移区124也是0度相移区，该0度相移区在垂直线段121和122之间的区129中产生相位冲突。180度相移区125、126、127和128沿图示角中的线段形成。在这个示例中的所述角中的区125、126、127、128的形状还没有优化。这个示例中相移区没有全部延伸至线段的交叉处。在区129中的相位误配会导致图像偏差，从而降低了在该区的线段质量。假设121和122之间的距离足够小，使得区129的印刷不重要。
图13示出了具有形成在不透明区130的垂直线段131和132的双“T”形结构。在这种情况之下，隔离相移区133和134形成在垂直线段121和122之间。180度相移区135沿着水平线段136在隔离相移区133和134之间形成。这解决了根据图12的结构，带0度相移区137发生的相位误配的问题，并且使图像更高质量地印刷。在这种情况之下，在角中，切角技术采用简单的矩形不透明器件，而不是图8和11所示的对角形状。为了在更少的电能下实现处理器中的布置程序的使用，图12和13的矩形形状可为简单。
图14示出了用于集成电路结构层的、在不透明区中相移掩膜布置的部分特写。正如所能看到的，梳形结构141形成有一般在上部和左侧的0度相移区(阴影部分，例如区142)及一般在下部和右侧的180度相移区(透明部分，例如区143)。在这个示例中所有的内角都用矩形不透明器件(即器件144)隔阻，来最小化相位冲突。
用于复杂结构的相移掩膜的产生是个不寻常的工艺问题。在这个示例中提供了防止上述相移误配的相移区的自动分配，并添加了光学近似校正器件和角器件，从而便利了加工过程。根据工艺生成相移掩膜布置的三个阶段如下所示，所述工艺用设计规则校验程序语言(即由Cadence DesignSystems公司提供的Vampire(TM)设计规则校验器)实现输入层的定义L13＝layer(13type(0))L13为初始复合层L12＝layer(11type(0))L12为在X和Y方向移动0.02微米的初始复合层。输出层的产生L2＝geomSize(L13-0.01 edges)只由-0.01边缘定义L13的大小(size L13 by-0.01 only edges)(内角没有移动)L2_1＝geomAndNot(L13 L2)L2_2＝geomSize(L2_1 0.01)L3＝geomAndNot(L2_2 L13)标记在L13的内角中0.01×0.01的方形L4＝geomSize(L13 0.01)L5＝geomSize(L13 0.01.edges)只由0.01边缘定义L13的大小(内角没有移动)L5_1＝geomAndNot(L4 L5)L6＝geomAndNot(L5_1 L13)标记在外角的顶端的0.01×0.01的方形L6_1＝geomSize(L6 0.14)L6_2＝geomSize(L13 0.15 edges)L6_3＝geomAndNot(L6_1 L6_2)L6_4＝geomSize(L6_3 0.14)L6_5＝geomSize(L6_4-0.14)合并任何小于等于0.28的间隔L6_6＝geomSize(L6_5-0.02)L6_7＝geomSize(L6_6 0.02)除去任何小于等于0.04的图形
L7＝geomAndNot(L6_7 L13)L7＝欲从相位层移走、从而切外角的层L3_1＝geomSize(L3 0.15)L8＝geomAndNot(L3_1 L13)L8＝欲从相位层移走、从而切内角的层L8_1＝geomOr(L7 L8)将欲从相位层除去的层加在一起L8_2＝geomSize(L13-0.1)L8_3＝geomSize(L8_2 0.1)除去任何小于等于0.2微米的图形L8_4＝geomAndNot(L13 L8_3)L13没有大于0.2微米的图形L9＝geomSize(L8_4 0.15)L9_1＝geomAndNot(L9 L8_1)L9_2＝geomAndNot(L9_1 L13)L9_3＝geomSize(L9_2-0.03)L10＝geomSize(L9_3 0.03)-0.03/0.03来除去任何小于0.06微米的图形L10＝相移层(未上色)L11＝geomOverlap(L10 L12)0度相移层L14＝geomAndNot(L10 L11)180度相移层设计规则校验器可用来辨识输入层的所有曝光器件(即线)和未曝光器件(即线间间隔)，该输入层的尺寸小于最小器件尺寸。有最小器件尺寸的器件对象可在结构之间构成结构或间隔。在一个实施例中，不同的最小尺寸应用到线和间隔上。这样，通过从输入结构的初始尺寸减去线的稍大于最小器件尺寸的1/2的值，就可辨识最小器件结构。这样的结果是消除了尺寸小于最小尺寸的所有结构。通过加回稍大于最小尺寸的1/2的值，就可重建剩余的结构。通过获取初始输入结构并减去从重建步骤产生的结构，就可辨识最小尺寸结构。这一工艺的特征为，执行减小尺寸的操作来消除小尺寸器件，随后在剩余边缘上执行增大尺寸的操作来产生计算的布置。通过在初始布置AND NOT和计算过的布置之间执行“AND NOT’操作，来辨识小尺寸。
可以用相反的工艺来辨识窄间隔。特别地，将稍大于最小器件尺寸的1/2的值加到结构的初始尺寸上。这个所加的长度或宽度产生了靠近在一起发生重叠或合并的结构。然后，通过从剩余结构的侧边减去稍大于最小器件尺寸的1/2的值，来重构剩余结构。通过获取重构的剩余结构和减去所述的初始结构，可辨识窄区域。这样，这种工艺的特征为，执行增大尺寸的操作来消除小尺寸间隔，随后在剩余边缘上执行减小尺寸的操作来产生计算后的布置。通过在计算后的布置和初始布置之间执行“AND NOT”操作，可辨识小尺寸间隔。
自动产生相移掩膜布置的过程中的下一步骤包括辨识结构中的所有角。内角和外角都被辨识。阻隔外角来限定相移区的端部。内角可能会导致上述的相位误配。阻隔了内角，从而提供了不透明区的延伸，例如矩形延伸，还使相移区缩短，以使其不能全部延伸至内角。不论发现相位误配与否，都将这种矩形延伸应用到全部内角中。可选地，将延伸仅应用到相位误配发生的地方。
相移区以简单的方式形成在最小尺寸器件中复制输入结构，并上移至左边180度(或0度)相移件，及下移至右边0度(或180度)相移件。为外角而形成的阻隔区在输入结构的端部切断相移区，在内角上形成的阻隔结构在结构的内角切断相移区，从而提供完好形成的相移掩膜限定。相位“上色”可按其它方式，包括手工的方式应用到产生的相移区，于是0度和180度区被正确布置。
这种简单技术的限制在于如果有任何从0°至90°不同的角度的多边形，那在X和Y方向上的相移需要仔细选择。
在图14所示的示例中，阻隔了所有内角。然而，在优选的系统中，没有相位冲突发生的内角会被相移区填充。
在另一个实施例中，如果可选的话，阻隔相位误配的内角延伸没有应用到与靠近角的装置的活动区相邻的内角之上。对于具有奇数个段交叉的结构，相位误配的位置和角延伸的应用可选在距装置中的活动区最远的角上，或者最大的角上。
一旦确定了内角延伸，可优化延伸的形状来改进生成的曝光图案，例如可通过将矩形区域变为对角形状的区域，如图8和11所示。可应用光学近似校正的其它原则来增强内角延伸的形状。同样，可邻近内角形成相移区，以增强性能。在一个示例系统中，通过在冲突的0度和180度相移区之间放置90度相移区，可增强相移区之间的变化。
图15A和15B示出了用于布置密集形状的阵列的现有技术，例如在动态随机存储装置的布置中的电容板阵列。图15A所示相移掩膜用来形成该阵列。相移掩膜包括在不透明区201中交替相位的透明区的列200。如图所示，类似的相邻列按互补模式交替相位。这在交替的相移区和相移区内的曝光区之间的变化上产生线的印刷。图15B示出了模拟的曝光图案。正如所能看到的，由图15A的布置产生了椭圆图案的密集阵列。对于密集阵列，希望曝光图案的形状更接近矩形。
图16A示出了根据本发明对相移布置所做的调整，以使曝光图案更接近矩形。根据本技术调整相移区使其包括具有相同相位的第一相移区215和第二相移区216，在其间有不透明辅助解决器件217。类似的，如图所示所有的相移区都被其间的辅助解决器件分为两个相移区。注意到，划分相移区的辅助器件不必比相移区小。将线印刷在相位的变化处，而不印刷类似相位区之间的辅助解决器件。图16B示出了得到的图案，曝光处示出的器件具有比图15B更直的侧边，并且覆盖了更大的面积。在图16b中的模拟示图中，暗色轮廓，例如线211，示出了曝光区的最终轮廓。这样，用于改进由使用相移区而产生的图像的技术包括调整具有特定相位的相移区为具有相同的特定相位的第一相移区和第二相移区，并在其间加入辅助解决器件。
图17A和17B示出了根据本发明的另一技术相移区内的辅助解决器件的使用。在图17A中，示出了带有第一相移区251和反相位的第二相移区252的不透明区250。辅助解决辅助器件253和254形成在相移区251之内。辅助解决辅助器件255和256形成在相移区252之内。正如所能看到的，相移区251和252具有各自的周界。在这个示例中辅助解决器件253、254、255、256在相移区的内部，并且不接触所述周界。
图17B示出了由图17A的相移掩膜产生的模拟曝光图案。在顶部，示出了与使用图17A的相移掩膜对应的图像260和261。图像262和263对应于不带辅助解决辅助器件253-256的图17A的相移掩膜的使用。正如所能看到的，带有辅助解决辅助器件253-256时，线变得更直，曝光图案更一致。根据一个技术，通过不带辅助解决辅助器件首先模拟曝光图案，辅助解决器件被放置在相移区中。在模拟图像263或其它异常结构中，辨识出如热点264的热点。随后辅助解决器件置于异常结构之上。这样，辅助解决器件255与热点264对应。
如图18所示，上述用于复杂布置的改进相移掩膜技术与用于复杂布置而生成相移布置数据和制造相移掩膜的工艺结合。这个工艺还扩展至带改进结构的集成电路的制造。这样，根据本发明，制造工艺包括读取限定集成电路的复杂层的布置文件(步骤300)。例如，在一个实施例中所述层包括用作晶体管门和内连结构的多晶硅或其它的导体材料；其次，借助于掩膜而未曝光的器件被辨识，该未曝光器件具有小于第一特定值的尺寸(步骤301)；然后，辨识欲曝光并具有小于第二特定值的尺寸的器件(步骤302)。第一和第二特定值可以相同，也可以不同，以适合特定的任务。
随后，所述工艺包括根据设计规则为辨识器件布置相移区(步骤303)。一个示例设计规则包括将具有0度相位(或180度相位)的相移区布置到上部左侧，将具有相反的相位，例如180度相位(或0度相位)的相移区布置到下部右侧。这个简单的相移布置规则导致相位冲突，该处相邻相位区具有相同的相位，所以不会发生相变。可以使用任何其它的相位分配技术。在下一步骤中辨识相位冲突(步骤304)。将所述调整应用到基于已辨识相位冲突的相移区(步骤305)。例如，应用对应图7-11所述的切角技术。在下一步骤中，模拟曝光图案，并将辅助器件添加到基于模拟的相移区上(步骤306)。基于设计规则而不是利用对辅助解决辅助器件布置的模拟来决定辅助解决器件的位置。例如，一个设计规则是将0.1μm见方的辅助器件距相移区的边缘0.2μm放置。这样，利用在相移区的周界中的辅助解决辅助器件，或者通过划分参考图16A和17A所述的相移区来调整相移区。
在下一步骤中，应用了其它的光学近似校正技术，并且完成了相移掩膜的布置(步骤307)。然后布置补充掩膜，包括交叉线段等所需的切角(步骤308)。
完成了相移和补充掩膜布置的同时，用在本领域中周知的技术印刷掩膜(步骤309)。见专利号为No.6,096,458、6,057,063、5,246,800、5,472,814和5,702,847的美国专利，这些专利为相移掩膜的制造提供了背景材料。最后，用产生的相移掩膜制造集成电路(步骤310)。
总之，所述的实施例为在集成电路布置中广泛应用相移掩膜提供了解决方法。这缩短了整个布置或布置的重要部分。所述工艺包括首先利用计算机程序来限定具有比规定最小尺寸更小的尺寸的任意器件来辨识器件。而且，所述工艺用来辨识比最小尺寸更小的器件之间的间隔。所述间隔的最小尺寸与结构的最小尺寸可以不同。在检测比最小尺寸更小的器件之后，分配相移区。在窄隔离间隔中，可以用非印刷的相移区提供更强的对比度。在需要的地方添加阻隔相位冲突的内角延伸。用已有技术产生补充整理掩膜。最后，用光学近似校正建模，来优化已实现的形状。
本发明的实施例也提供了应用相移至特定形状的技术，例如“T”形、“Y”形、“U”形和双“T”形。
光学近似校正可应用到产生相移的布置中。利用光学近似校正建模技术，可给角添加衬线，调整线的尺寸，添加锤形头，定义相移区的尺寸，给相移区添加辅助不透明条。
给出的本发明的各种实施例的上述描述，其目的是示例和说明。所述说明不限定本发明所公开的准确形式。对在本技术领域中的技术人员来说，许多修改和等同的配置是显而易见。
权利要求
1.一种方法，包括布置相移区来产生具有相移区的相移掩膜，从而限定具有小于特定器件大小的尺寸的器件；和对相移掩膜中的一个或多个相移区进行调整，来校正由于具有相同相位的相移区的邻近而造成的相位冲突。
2.根据权利要求1所述的方法，包括在具有小于特定器件大小的尺寸的图案中辨识器件。
3.根据权利要求2所述的方法，包括辩识器件，包括读取辨识图案的器件的布置文件和处理该布置文件。
4.根据权利要求1所述的方法，其特征在于，对形状的所述调整包括将具有第一相位的相移区划分为具有第一相位的第一相移区和具有第二相位的第二相移区，并且将不透明器件添加到相移掩膜上，将第一和第二相移区分隔开；还包括布置补充掩膜，该补充掩膜包括利用在相移掩膜中的第一和第二相移区防止欲曝光器件曝光的不透明器件，所述不透明器件包括在不透明器件之上的切口，将第一和第二相移区分隔开，从而使由第一和第二相移区之间的相位变化产生的任何器件曝光。
5.根据权利要求1所述的方法，其特征在于，所述图案包括具有与关键尺寸相等器件大小的一个或多个器件，并且其中所述关键尺寸小于所述的特定器件大小。
6.根据权利要求1所述的方法，其特征在于，所述相移掩膜包括不透明区，并且所述相移区包括在所述不透明区中具有第一相位的多个透明区和在所述不透明区中具有相对于第一相位异相约180度的第二相位的多个补充透明区。
7.根据权利要求1所述的方法，包括在相移掩膜中的一个或多个相移区内添加辅助解决器件。
8.根据权利要求1所述的方法，包括将具有第一相位的相移区划分为具有第一相位的第一和第二相移区，以及在第一和第二相移区之间添加辅助解决器件。
9.根据权利要求1所述的方法，包括在相移掩膜中的特定相移区内添加辅助解决器件，在该处所述特定相移区具有周界，并且辅助解决器件在其内，不与所述周界接触。
10.根据权利要求1所述的方法，包括将辅助解决器件添加到所述相移掩膜。
11.根据权利要求1所述的方法，其特征在于，所述图案包括曝光区和未曝光区，并且其中，小于特定器件大小的所述器件包括曝光区之间的未曝光区，还包括在相移掩膜中布置相移区，来辅助曝光区之间的所述未曝光区的边缘的限定。
12.根据权利要求1所述的方法，包括布置补充掩膜，该补充掩膜包括限定尺寸大于特定器件大小的器件的不透明区和透明区。
13.根据权利要求11所述的方法，其特征在于，所述补充掩膜包括二元掩膜。
14.根据权利要求11所述的方法，包括制造一种机器，该机器能读取限定相移掩膜和补充掩膜布置的布置文件。
15.根据权利要求11所述的方法，包括制造相移掩膜和补充掩膜。
16.根据权利要求14所述的方法，包括制造使用所述相移掩膜和补充掩膜的集成电路。
17.一种方法，包括处理限定层的光刻掩膜的图案，其中所述图案限定出层中的曝光区和未曝光区；在尺寸小于第一器件大小的图案中辨识曝光区；在尺寸小于第二器件大小的图案中辨识未曝光区；在不透明区用布置规则为已辨识的曝光区布置相移区，来制造具有有各自形状的相移区的相移掩膜，包括利用所述布置规则导致相位冲突的相移掩膜中的区域。对相移掩膜中的一个或多个相移区的形状进行调整，来校正相位冲突；和在相移掩膜中为已辨识的未曝光区布置相移区，来辅助曝光区之间的所述未曝光区的边缘的限定。
18.根据权利要求17所述的方法，所述对曝光区的辨识包括读取辨识所述图案中的曝光区的尺寸的布置文件，以及处理该布置文件。
19.根据权利要求17所述的方法，其特征在于，对形状的所述调整包括将具有第一相位的相移区划分为具有第一相位的第一相移区和具有第二相位的第二相移区，并且将不透明器件添加到所述掩膜上，将第一和第二相移区分隔开；还包括布置补充掩膜，该补充掩膜包括利用在相移掩膜中的第一和第二相移区防止欲曝光器件曝光的不透明器件，所述不透明器件包括在不透明器件之上的切口，将第一和第二相移区分隔开，从而使由第一和第二相移区之间一个例外的角中的相差产生的任何器件曝光。
20.根据权利要求17所述的方法，其特征在于，所述图案包括具有与关键尺寸相等器件大小的一个或多个曝光区域，并且其中，所述关键尺寸小于所述第一器件大小。
21.根据权利要求17所述的方法，其特征在于，所述相移掩膜包括不透明区、在所述不透明区中具有第一相位的多个透明区和在所述不透明区中具有相对于第一相位异相约180度的第二相位的多个补充透明区。
22.根据权利要求17所述的方法，包括在相移掩膜中的一个或多个相移区内添加辅助解决器件。
23.根据权利要求17所述的方法，包括将具有第一相位的相移区划分为具有第一相位的第一和第二相移区，以及在第一和第二相移区之间添加辅助解决器件。
24.根据权利要求17所述的方法，包括在相移掩膜中的特定相移区内添加辅助解决器件，在该处所述特定相移区具有周界，并且辅助解决器件在其内，不与所述周界接触。
25.根据权利要求17所述的方法，包括将辅助解决器件添加到所述相移掩膜。
26.根据权利要求17所述的方法，包括布置补充掩膜，该补充掩膜包括限定尺寸大于特定器件大小的器件的不透明区和透明区。
27.根据权利要求26所述的方法，其特征在于，所述补充掩膜包括二元掩膜。
28.根据权利要求17所述的方法，其特征在于，所述第一器件大小和第二器件大小是相等的。
29.根据权利要求17所述的方法，其特征在于，所述所述第一器件大小和第二器件大小是不等的。
30.根据权利要求26所述的方法，包括制造一种机器，该机器能读取限定相移掩膜和补充掩膜布置的布置文件。
31.根据权利要求26所述的方法，包括制造相移掩膜和补充掩膜。
32.根据权利要求31所述的方法，包括制造使用所述相移掩膜和补充掩膜的集成电路。
33.一种方法，包括用光刻掩膜为要形成的层辨识图案的器件，所述图案包括奇数个线段的交叉，该交叉限定了多个角；和为已辨识的器件布置相移区来制造相移掩膜，该相移掩膜具有靠近线段延伸、并围绕除一个角以外的所有的角的相移区，在所述一个角中包括邻近所述一个角的一侧上的线段延伸、具有第一相位的第一相移区，邻近所述一个角的另一侧上的线段延伸、具有第二相位的第二相移区；以及布置补充掩膜，该补充掩膜包括利用相移掩膜防止欲曝光的交叉线段曝光的不透明器件，所述不透明器件包括在所述一个例外角中的切口，来曝光由第一相移区和第二相移区之间所述一个例外角中的相位差产生的任何器件。
34.根据权利要求33所述的方法，包括第一和第二相移区之间的所述一个角中的不透明器件。
35.根据权利要求33所述的方法，所述的辨识器件的步骤包括读取辨识图案的器件的布置文件和处理该布置文件。
36.根据权利要求33所述的方法，其特征在于，所述相移掩膜包括不透明区，并且所述相移区包括在所述不透明区中具有所述第一相位的多个透明区和在所述不透明区中具有所述第二相位的多个补充透明区。
37.根据权利要求33所述的方法，其特征在于，所述第一相位相对于所述第二相位异相180度。
38.根据权利要求33所述的方法，包括布置补充掩膜，该补充掩膜包括限定尺寸大于特定器件大小的器件的不透明区和透明区。
39.根据权利要求33所述的方法，包括在相移掩膜中的一个或多个相移区内添加辅助解决器件。
40.根据权利要求33所述的方法，包括将具有第一相位的相移区划分为具有第一相位的第一和第二相移区，以及在第一和第二相移区之间添加辅助解决器件。
41.根据权利要求33所述的方法，包括在相移掩膜中的特定相移区内添加辅助解决器件，在该处所述特定相移区具有周界，并且辅助解决器件在其内，不与所述周界接触。
42.根据权利要求33所述的方法，包括将辅助解决器件添加到所述相移掩膜。
43.根据权利要求33所述的方法，包括根据设计规则辨识所述一个例外的角。
44.根据权利要求43所述的方法，其特征在于，所述交叉靠近集成电路上的活动区，并且选择一个例外的角使其距活动区的距离比所述多个角中的其它角远。
45.根据权利要求33所述的方法，其特征在于，多个角限定各个小于180度的角度，所述一个例外的角限定各个角度中的最大角度。
46.根据权利要求33所述的方法，其特征在于，所述补充掩膜包括二元掩膜。
47.根据权利要求33所述的方法，包括制造一种机器，该机器能读取限定相移掩膜和补充掩膜布置的布置文件。
48.根据权利要求33所述的方法，包括制造相移掩膜和补充掩膜。
49.根据权利要求48所述的方法，包括制造使用所述相移掩膜和补充掩膜的集成电路。
50.一种方法，包括用光刻掩膜为要形成的层辨识图案中尺寸小于特定器件大小的器件；布置相移区，来产生具有用来限定器件的相移区的相移掩膜；模拟相移掩膜的曝光特性，来辨识相移区中异常曝光器件的位置；和在异常曝光器件的位置，在相移掩膜中的一个或多个相移区内添加辅助解决器件。
51.根据权利要求50所述的方法，所述辨识器件的步骤包括读取辨识图案的器件的布置文件和处理该布置文件。
52.根据权利要求50所述的方法，其特征在于，所述相移掩膜包括不透明区，并且所述相移区包括在所述不透明区中具有所述第一相位的多个透明区和在所述不透明区中具有所述第二相位的多个补充透明区。
53.根据权利要求50所述的方法，其特征在于，所述图案包括具有与关键尺寸相等器件大小的一个或多个曝光区，并且其中，所述关键尺寸小于所述的特定器件大小。
54.根据权利要求50所述的方法，其特征在于，在一个或多个相移区内添加辅助解决器件包括将具有第一相位的相移区划分为具有第一相位的第一和第二相移区，以及在第一和第二相移区之间添加辅助解决器件。
55.根据权利要求50所述的方法，其特征在于，在一个或多个相移区内添加辅助解决器件包括在相移掩膜中的特定相移区内添加辅助解决器件，在该处所述特定相移区具有周界，并且辅助解决器件在其内，不与所述周界接触。
56.根据权利要求50所述的方法，包括布置补充掩膜，该补充掩膜包括限定尺寸大于特定器件大小的器件的不透明区和透明区。
57.根据权利要求56所述的方法，其特征在于，所述的补充掩膜包括二元掩膜。
58.根据权利要求56所述的方法，包括制造一种机器，该机器能读取限定相移掩膜和补充掩膜布置的布置文件。
59.根据权利要求56所述的方法，包括制造相移掩膜和补充掩膜。
60.根据权利要求59所述的方法，包括制造使用所述相移掩膜和补充掩膜的集成电路。
61.一种方法，包括用光刻掩膜为要形成的层辨识图案中的器件，该图案的尺寸小于特定的器件大小；和布置相移区，来产生具有相移区的相移掩膜；和在根据设计规则确定的位置，在相移掩膜中的一个或多个相移区内添加辅助解决器件。
62.根据权利要求61所述的方法，所述辨识器件的步骤包括读取辨识图案的器件的布置文件和处理该布置文件。
63.根据权利要求61所述的方法，其特征在于，所述相移掩膜包括不透明区，并且所述相移区包括在所述不透明区中具有所述第一相位的多个透明区和在所述不透明区中具有所述第二相位的多个补充透明区。
64.根据权利要求61所述的方法，其特征在于，所述图案包括具有与关键尺寸相等器件大小的一个或多个曝光区，并且其中，所述关键尺寸小于所述的特定器件大小。
65.根据权利要求61所述的方法，其特征在于，在一个或多个相移区内添加辅助解决器件包括将具有第一相位的相移区划分为具有第一相位的第一和第二相移区，以及在第一和第二相移区之间添加辅助解决器件。
66.根据权利要求61所述的方法，其特征在于，在一个或多个相移区内添加辅助解决器件包括在相移掩膜中的特定相移区内添加辅助解决器件，在该处所述特定相移区具有周界，并且辅助解决器件在其内，不与所述周界接触。
67.根据权利要求61所述的方法，包括布置补充掩膜，该补充掩膜包括限定尺寸大于特定器件大小的器件的不透明区和透明区。
68.根据权利要求67所述的方法，其特征在于，所述的补充掩膜包括二元掩膜。
69.根据权利要求67所述的方法，包括制造一种机器，该机器能读取限定相移掩膜和补充掩膜布置的布置文件。
70.根据权利要求67所述的方法，包括制造相移掩膜和补充掩膜。
71.根据权利要求69所述的方法，包括制造使用所述相移掩膜和补充掩膜的集成电路。
全文摘要
为了扩展相移技术的使用，为实现用于集成电路的层中的复杂布置的掩膜提供了技术，除了选定关键尺寸的器件，例如晶体管门，而在过去局限于这种结构。该方法包括辨识可应用相移的器件，自动绘出用于完成这些器件的相移区，解决根据给定设计规则可能发生的相位冲突，将相移区内的辅助解决辅助器件以及光学近似校正器件应用于相移区。为完成层的布置所需的所有不透明区相移掩膜和补充二元掩膜都被制造出来，这些掩膜限定出内连结构和未用相移限定的其它类型的结构。
文档编号G03F1/14GK1454332SQ00819729
公开日2003年11月5日 申请日期2000年11月28日 优先权日2000年7月5日
发明者克里斯托弗·皮拉特 申请人:数字技术公司